JAJSOB0 データシート

JAJSOB0E October 2022 – August 2025 AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1

PRODUCTION DATA

1
1 特長
2 アプリケーション
3 説明
1. 3.1 機能ブロック図
4 デバイスの比較
1. 4.1 関連製品
5 端子構成および機能
1. 5.1 ピンダイアグラム
  1. 5.1.1 ZCZ ピン配置図
2. 5.2 ピン属性
  1. 12
  2. 13
3. 5.3 信号の説明
  1. 15
  2. 5.3.1 ADC
    1. 17
    2. 18
    3. 19
    4. 20
    5. 21
    6. 5.3.1.1 ADC-CMPSS の信号接続
  3. 5.3.2 ADC_CAL
    1. 24
  4. 5.3.3 ADC VREF
    1. 26
  5. 5.3.4 CPSW
    1. 28
    2. 29
    3. 30
    4. 31
    5. 32
    6. 33
    7. 34
  6. 5.3.5 CPTS
    1. 36
  7. 5.3.6 DAC
    1. 38
  8. 5.3.7 エミュレーションおよびデバッグ
    1. 40
    2. 41
  9. 5.3.8 EPWM
    1. 43
    2. 44
    3. 45
    4. 46
    5. 47
    6. 48
    7. 49
    8. 50
    9. 51
    10. 52
    11. 53
    12. 54
    13. 55
    14. 56
    15. 57
    16. 58
    17. 59
    18. 60
    19. 61
    20. 62
    21. 63
    22. 64
    23. 65
    24. 66
    25. 67
    26. 68
    27. 69
    28. 70
    29. 71
    30. 72
    31. 73
    32. 74
  10. 5.3.9 EQEP
    1. 76
    2. 77
    3. 78
  11. 5.3.10 FSI
    1. 80
    2. 81
    3. 82
    4. 83
    5. 84
    6. 85
    7. 86
    8. 87
  12. 5.3.11 GPIO
    1. 89
  13. 5.3.12 GPMC
    1. 91
  14. 5.3.13 I2C
    1. 93
    2. 94
    3. 95
    4. 96
    5. 97
  15. 5.3.14 LIN
    1. 99
    2. 100
    3. 101
    4. 102
    5. 103
  16. 5.3.15 MCAN
    1. 105
    2. 106
    3. 107
    4. 108
  17. 5.3.16 SPI (MCSPI)
    1. 110
    2. 111
    3. 112
    4. 113
    5. 114
  18. 5.3.17 MMC
    1. 116
  19. 5.3.18 電源
    1. 118
  20. 5.3.19 PRU-ICSS
    1. 120
    2. 121
    3. 122
    4. 123
    5. 124
  21. 5.3.20 QSPI
    1. 126
  22. 5.3.21 予約済みおよび未接続
    1. 128
  23. 5.3.22 SDFM
    1. 130
    2. 131
  24. 5.3.23 システム、その他
    1. 5.3.23.1 ブートモードの構成
      1. 134
    2. 5.3.23.2 クロック
      1. 136
      2. 137
      3. 138
    3. 5.3.23.3 システム
      1. 140
    4. 5.3.23.4 VMON
      1. 142
  25. 5.3.24 UART
    1. 144
    2. 145
    3. 146
    4. 147
    5. 148
    6. 149
  26. 5.3.25 XBAR
    1. 151
4. 5.4 ピン接続要件
6 仕様
7 詳細説明
1. 7.1 概要
2. 7.2 プロセッササブシステム
  1. 7.2.1 Arm Cortex-R5F サブシステム
8 アプリケーション、実装、およびレイアウト
1. 8.1 デバイスの接続およびレイアウトの基礎
9 デバイスおよびドキュメントのサポート
10改訂履歴
11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）

ZCZ|324

サーマルパッド・メカニカル・データ

発注情報

次のリストは、「ピン属性」表の各列の内容についての説明です。

ボール番号：ボールグリッドアレイパッケージの各端子に割り当てられたボール番号。
ボール名：ボールグリッドアレイパッケージの各端子に割り当てられたボール名 (通常はプライマリ MUXMODE 0 信号機能から付けられた名前)。
信号名：ボールに関連するすべての専用およびピン多重化信号機能の信号名。
注:
「ピン属性」表は、ピンに実装される SoC ピン多重化信号機能を定義しており、デバイスサブシステムに実装される信号機能の 2 次多重化は定義していません。信号機能の 2 次多重化については、この表では説明しません。2 次多重化信号機能の詳細については、デバイスのテクニカルリファレンスマニュアルで該当するペリフェラルの章を参照してください。
MUX モード：各ピンの多重化信号機能に関連付けられた MUXMODE 値：
- MUXMODE 0 は、プライマリピンの多重化信号機能です。ただし、プライマリピンの多重化信号機能は、必ずしもデフォルトのピン多重化信号機能とは限りません。
- ピン多重化信号機能には、MUXMODE の値 1～15 を使用できます。ただし、すべての MUXMODE 値が実装されているわけではありません。有効な MUXMODE 値は、「ピン属性」表でピン多重化された信号機能として定義された値のみです。MUXMODE に定義された有効な値のみを使用できます。
- ブートストラップは SOC 構成ピンを定義します。各ピンに適用されるロジック状態は、PORz の立ち上がりエッジでラッチされます。これらの入力信号機能はそれぞれのピンに固定で、MUXMODE を使用してプログラムすることはできません。
- 空欄または「-」は、該当しないことを意味します。
注:
- 「リセット後の MUX モード」列の値は、PORz がデアサートされたときに選択されるデフォルトのピン多重化信号機能を定義します。
- 同じピン多重化信号機能に 2 つのピンを構成すると、予期しない結果が生じる可能性があるため、この構成はサポートされていません。これは、正しいソフトウェア構成によって防止できます。
- パッドを未定義の多重化モードに構成すると、未定義の動作が生じるため、このような構成は避ける必要があります。
種類：信号の種類と方向：
- I = 入力
- O = 出力
- ID = 入力、オープンドレイン出力機能付き
- OD = 出力、オープンドレイン出力機能付き
- IO = 入力、出力、または同時に入力と出力
- IOD = 入力、出力、または同時に入力と出力、オープンドレイン出力機能付き
- IOZ = 入力、出力、または同時に入力と出力、3 ステート出力機能付き
- OZ = 出力、3 ステート出力機能付き
- A = アナログ
- CAP = LDO コンデンサ
- PWR = 電源
- GND = グランド
DSIS：選択解除入力状態 (DSIS) は、MUXMODE によってピン多重化信号機能が選択されていないとき、サブシステム入力 (ロジック「0」、ロジック「1」、または「パッド」レベル) に駆動される状態を示します。
- 0：ロジック 0 がサブシステム入力に駆動されます。
- 1：ロジック 1 がサブシステム入力に駆動されます。
- パッド：パッドのロジック状態がサブシステム入力に駆動されます。
- 空欄、NA、「-」は該当しないことを意味します。
リセット時のボール状態 (RX/TX/PULL)：PORz がアサートされているときの端子の状態。ここで、RX は入力バッファの状態、TX は出力バッファの状態、PULL は内部プル抵抗の状態を定義します。
- RX (入力バッファ)
  - オフ：入力バッファは無効です。
  - オン：入力バッファは有効です。
- TX (出力バッファ)
  - オフ：出力バッファは無効です。
  - Low：出力バッファは有効であり、V_OL を駆動します。
- PULL (内部プル抵抗)
  - オフ：内部プル抵抗はオフになっています。
  - アップ：内部プルアップ抵抗がオンになっています。
  - ダウン：内部プルダウン抵抗がオンになっています。
  - NA：内部プル抵抗なし。
- 空欄、または「-」は該当しないことを意味します。
リセット後のボール状態 (RX/TX/PULL)：PORz がデアサートされた後の端子の状態。ここで、RX は入力バッファの状態、TX は出力バッファの状態、PULL は内部プル抵抗の状態を定義します。
- RX (入力バッファ)
  - オフ：入力バッファは無効です。
  - オン：入力バッファは有効です。
- TX (出力バッファ)
  - オフ：出力バッファは無効です。
  - SS：MUXMODE で選択されたサブシステムによって、出力バッファの状態が決まります。
- PULL (内部プル抵抗)
  - オフ：内部プル抵抗はオフになっています。
  - アップ：内部プルアップ抵抗がオンになっています。
  - ダウン：内部プルダウン抵抗がオンになっています。
  - NA：内部プル抵抗なし。
- 空欄、NA、「-」は該当しないことを意味します。
リセット後の MUX モード：この列の値は、PORz がデアサートされた後のデフォルトのピン多重化信号機能を定義します。
- 空欄、NA、「-」は該当しないことを意味します。
I/O 電圧：この列は、該当する場合、それぞれの電源の I/O 動作電圧オプションを示します。
- 空欄、NA、「-」は該当しないことを意味します。
詳細については、「推奨動作条件」で、各電源に定義されている有効な動作電圧範囲を参照してください。
電源：関連付けられている I/O の電源 (該当する場合)。
- 空欄、NA、「-」は該当しないことを意味します。
Hys：この I/O に関連付けられている入力バッファにヒステリシスがあるかどうかを示します。
- あり：ヒステリシスのサポート
- なし：ヒステリシスのサポートなし
- 空欄、NA、「-」は該当しないことを意味します。
詳細については、「電気的特性」のヒステリシスの値を参照してください。
プルタイプ：内部プルアップまたはプルダウン抵抗が存在することを示します。内部抵抗は、ソフトウェアによって有効化または無効化できます。
- PU：内部プルアップのみ
- PD：内部プルダウンのみ
- PU/PD：内部プルアップおよびプルダウン
- 空欄、NA、「-」は、内部プルが存在しないことを意味します。
注:
同じピン多重化信号機能に 2 つのピンを構成すると、予期しない結果が生じる可能性があるため、この構成はサポートされていません。この問題は、正しいソフトウェア構成を使用すると簡単に防止できます。

ピン多重化で定義されない多重化モードにパッドが設定されたとき、そのパッドの挙動は未定義になります。これは避ける必要があります。
バッファのタイプ：この列は、端末に関連付けられたバッファのタイプを定義します。この情報を使用して、該当する「電気的特性」表を決定できます。
- 空欄、NA、「-」は該当しないことを意味します。
電気的特性については、「電気的特性」の適切なバッファタイプの表を参照してください。
パッド構成レジスタ名：デバイスのパッド / ピン構成レジスタの名前です。
パッド構成レジスタのアドレス：デバイスのパッド / ピン構成レジスタのメモリアドレスです。
パッド構成レジスタのデフォルト値：PORz がデアサートされた後の、レジスタデバイスのパッド / ピン構成レジスタのデフォルト値です。