低 EMI の PCB 設計を実現するには、2 層で十分です。
- 上層に高速パターンを配線することにより、ビアの使用 (およびそれに伴うインダクタンスの発生) を避けて、データ・リンクのトランスミッタおよびレシーバ回路とアイソレータとの間のクリーンな相互接続が可能になります。
- 最高の性能を得るために、MCU から ISOUSB111 まで、および ISOUSB111 からコネクタまでの D+/D- 基板トレースの長さを最小限に抑えることを推奨します。D+/D- ライン上のビアとスタブは避ける必要があります。
- 高速信号層のすぐ下に、ベタのグランド・プレーンを配置することにより、伝送ライン接続のインピーダンスを制御し、リターン電流のための優れた低インダクタンス・パスを実現します。D+ および D- トレースは、90Ω の差動インピーダンスが、45Ω のシングルエンド・インピーダンスにできる限り近くなるように設計する必要があります。
- グランド・プレーンの次の層に、電源プレーンを配置すると、高周波バイパス容量を約 100 pF/in2 増加させることができます。
- デカップリング・コンデンサは最上層に配置する必要があり、コンデンサと、対応する電源ピンおよびグランド・ピンとの間の配線は最上層で完了する必要があります。デカップリング・コンデンサと、対応する電源ピンとグランド・ピンの間の配線パスにビアを配置しないでください。
- ESD 構造は、最上層のコネクタの近くに配置し、ビアなしで D+/D- トレースのすぐ上に配置する必要があります。ESD 構造のグランド配線は、可能であれば最上層で行う必要があります。それ以外の場合は、複数のビアを使用してグランド・プレーンと強く接続されている必要があります。
- 最下層に低速の制御信号を配線すれば、通常、これらの信号リンクには、ビアのような不連続性を許容するマージンがあるため、高い柔軟性が得られます。