JAJSJO8C March   2020  – January 2021 LMQ61460-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 概要 (続き)
  6. 6 デバイス比較表
  7. 7 ピン構成および機能
  8. 8 仕様
    1. 8.1 絶対最大定格
    2. 8.2 ESD 定格
    3. 8.3 推奨動作条件
    4. 8.4 熱に関する情報
    5. 8.5 電気的特性
    6. 8.6 タイミング特性
    7. 8.7 システム特性
    8. 8.8 代表的特性
  9. 9 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1  EN/SYNC による有効化と VIN UVLO
      2. 9.3.2  EN/SYNC ピンによる同期
      3. 9.3.3  可変スイッチング周波数
      4. 9.3.4  クロックのロック
      5. 9.3.5  PGOOD 出力動作
      6. 9.3.6  内部 LDO、VCC UVLO、BIAS 入力
      7. 9.3.7  ブートストラップ電圧と VCBOOT-UVLO (CBOOT ピン)
      8. 9.3.8  調整可能な SW ノードのスルーレート
      9. 9.3.9  スペクトラム拡散
      10. 9.3.10 ソフトスタートとドロップアウトからの回復
      11. 9.3.11 出力電圧設定
      12. 9.3.12 過電流および短絡保護
      13. 9.3.13 サーマル・シャットダウン
      14. 9.3.14 入力電源電流
    4. 9.4 デバイスの機能モード
      1. 9.4.1 シャットダウン・モード
      2. 9.4.2 スタンバイ・モード
      3. 9.4.3 アクティブ・モード
        1. 9.4.3.1 CCM モード
        2. 9.4.3.2 自動モード – 軽負荷動作
          1. 9.4.3.2.1 ダイオード・エミュレーション
          2. 9.4.3.2.2 周波数低減
        3. 9.4.3.3 FPWM モード - 軽負荷動作
        4. 9.4.3.4 最小オン時間 (高入力電圧) での動作
        5. 9.4.3.5 ドロップアウト
  10. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1  スイッチング周波数の選択
        2. 10.2.2.2  出力電圧の設定
        3. 10.2.2.3  インダクタの選択
        4. 10.2.2.4  出力コンデンサの選択
        5. 10.2.2.5  入力コンデンサの選択
        6. 10.2.2.6  ブート・コンデンサ
        7. 10.2.2.7  ブート抵抗
        8. 10.2.2.8  VCC
        9. 10.2.2.9  BIAS
        10. 10.2.2.10 CFF と RFF の選択
        11. 10.2.2.11 外部 UVLO
      3. 10.2.3 アプリケーション曲線
  11. 11電源に関する推奨事項
  12. 12レイアウト
    1. 12.1 レイアウトのガイドライン
      1. 12.1.1 グランドと熱に関する考慮事項
    2. 12.2 レイアウト例
  13. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントのサポート
      1. 13.1.1 関連資料
    2. 13.2 ドキュメントの更新通知を受け取る方法
    3. 13.3 サポート・リソース
    4. 13.4 商標
    5. 13.5 静電気放電に関する注意事項
    6. 13.6 用語集
  14. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.5 電気的特性

制限値は、接合部の動作時推奨温度である -40℃～+150℃において適用されます (特に記述のない限り)。最小値および最大値は、試験、設計、および統計的相関に基づいて規定されています。標準値は TJ = 25℃における最も一般的なパラメータ基準値を表しており、参考目的にのみ提供されています。特に記述のない限り、次の条件が適用されます。VIN = 13.5V。VIN1 (VIN2 と短絡) = VIN。VOUT はコンバータの出力電圧です。
パラメータ テスト条件 最小値 標準値 最大値 単位
電源電圧および電流
VIN_OPERATE 入力動作電圧 (3) 起動するために必要な電圧 3.95 V
動作開始後 3.0
VIN_OPERATE_H ヒステリシス(3) 1 V
IQ 動作時の静止電流 (スイッチングなし)。VIN ピンで測定 (1) VFB = +5%、VBIAS = 5V 0.6 6 μA
IBIAS BIAS ピンに流れ込む電流 (スイッチングなし、TJ = 125℃での最大値) (1) VFB = +5%、VBIAS = 5V、自動モード 24 31.2 µA
ISD シャットダウン時の静止電流 (VIN ピンで測定) EN = 0V、TJ = 25℃ 0.6 6 μA
イネーブル
VEN イネーブル入力スレッショルド電圧 - 立ち上がり 1.263 V
VEN-ACC イネーブル入力スレッショルド電圧 - 標準値からの立ち上がりの偏差 -8.1 8.1 %
VEN-HYST イネーブル・スレッショルドのヒステリシス (VEN (標準値) のパーセンテージで表示) 24 28 32 %
VEN-WAKE イネーブル・ウェークアップ・スレッショルド 0.4 V
IEN イネーブル・ピンの入力電流 VIN = EN = 13.5V 2.3 µA
VEN_SYNC EN/SYNC ピンを使った同期に必要なエッジの高さ 立ち上がり / 立ち下がり時間：30ns 未満 2.4 V
LDO - VCC
VCC 内部 VCC 電圧 VBIAS > 3.4V、CCM 動作 (3) 3.3 V
VBIAS = 3.1V、非スイッチング 3.1
VCC_UVLO 内部 VCC 入力低電圧誤動作防止 VCC 立ち上がり低電圧スレッショルド 3.6 V
VCC_UVLO_HYST 内部 VCC 入力低電圧誤動作防止 VCC_UVLO の下側のヒステリシス 1.1 V
帰還
VFB_acc 5V、3.3V、可変 (1V FB) バージョンの基準電圧の初期精度 VIN = 3.3V～36V、TJ = 25℃、FPWM モード -1 1 %
IFB FB から AGND への入力電流  可変バージョンのみ、FB = 1V 10 nA
発振器
fADJ RT または SYNC で調整可能な最小周波数 RT = 66.5kΩ 0.18 0.2 0.22 MHz
RT または SYNC で調整可能な周波数 (400kHz の設定を使用) RT = 33.2kΩ  0.36 0.4 0.44 MHz
RT または SYNC で調整可能な最大周波数 RT = 5.76kΩ 1.98 2.2 2.42 MHz
fS SS スペクトラム拡散動作の周波数スパン - 中心周波数からの最大偏差 スペクトラム拡散オン 2 %
fPSS スペクトラム拡散パターン周波数 (3) スペクトラム拡散オン、fSW = 2.1MHz 1.5 Hz
MODE/SYNC ピン
MOSFET
RDS(ON)_HS パワー・スイッチの ON 抵抗 ハイサイド MOSFET の RDS(ON) 41 82 mΩ
RDS(ON)_LS パワー・スイッチの ON 抵抗 ローサイド MOSFET の RDS(ON) 21 45 mΩ
VBOOT_UVLO ハイサイド・スイッチがオフになる CBOOT ピンの電圧 (SW 基準) 2.1 V
電流制限
IL-HS ハイサイド・スイッチ電流制限値 (2) デューティ・サイクルを 0% に近付ける 8.9 10.3 11.5 A
IL-LS ローサイド・スイッチの電流制限値 6.1 7.1 8.1 A
IL-ZC ゼロクロスの電流制限値。正の電流の方向は、SW ピンから流れ出す電流の方向です。 自動モード、静的測定 0.25 A
IL-NEG 負電流制限 FPWM および同期モード。正の電流の方向は、SW ピンから流れ出す電流の方向です。 FPWM 動作 -3 A
IPK_MIN_0 自動モードでの最小ピーク・コマンド / デバイス電流定格 パルス幅 < 100ns 25 %
IPK_MIN_100 自動モードでの最小ピーク・コマンド / デバイス電流定格 パルス幅 > 1µs 12.5 %
VHICCUP レギュレートされる前の FB 電圧に対する FB 電圧の比率 ソフトスタート中以外 40 %
パワー・グッド
PGDOV PGOOD の上限 - 立ち上がり VOUT 設定の % 105 107 110 %
PGDU V PGOOD の下限 - 立ち下がり VOUT 設定の % 92 94 96.5 %
PGDHYST PGOOD の上限 (立ち上がりおよび立ち下がり) VOUT 設定の % 1.3 %
VIN(PGD_VALID) PGOOD が適切に機能するための入力電圧 1.0 V
VPGD(LOW) Low レベル PGOOD 機能出力電圧 PGOOD ピンに 46μA のプルアップを接続、VIN = 1.0V、EN = 0V 0.4 V
PGOOD ピンに 1mA のプルアップを接続、VIN = 13.5V、EN = 0V 0.4
PGOOD ピンに 2mA のプルアップを接続、VIN = 13.5V、EN = 3.3V 0.4
RPGD PGOOD 出力の RDS(ON) PGOOD ピンに 1mA のプルアップを接続、EN = 0V 17 40 Ω
PGOOD ピンに 1mA のプルアップを接続、EN = 3.3V 40 90 Ω
IOV 過電圧条件での SW ノードのプルダウン電流 0.5 mA
サーマル・シャットダウン
TSD_R サーマル・シャットダウン立ち上がりスレッショルド (3) 158 168 180 ℃
TSD_HYST サーマル・シャットダウン・ヒステリシス (3) 10 ℃
(1) これは、スイッチングなし、開ループ、「公称値 + 5%」に FB をプルするという条件で、本デバイスが使用する電流です。この電流は、レギュレーション中にシステムに流れ込む入力電流の合計を示すものではありません。詳細については、「システム特性」表とGUID-5D79B06F-6C35-4553-ADD3-A21AAED6F8C7.html#GUID-5D79B06F-6C35-4553-ADD3-A21AAED6F8C7 を参照してください。
(2) ハイサイド電流制限値はデューティ・サイクルの関数です。ハイサイド電流制限値は、小さいデューティ・サイクルで大きく、大きいデューティ・サイクルで小さくなります。
(3) パラメータは、設計、統計分析、相関パラメータの製造試験によって規定されています。