JAJSRD1B August   2014  – February 2024 THS4541

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. デバイス比較表
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性:(Vs+) – Vs– = 5V
    6. 6.6 電気的特性:(Vs+) – Vs– = 3 V
    7. 6.7 代表的特性 (5V 単一電源)
    8. 6.8 代表的特性:3V 単一電源
    9. 6.9 代表的特性:電源電圧範囲:3V~5V
  8. パラメータ測定情報
    1. 7.1 特性評価回路の例
    2. 7.2 周波数応答の形状係数
    3. 7.3 I/O ヘッドルームに関する検討事項
    4. 7.4 出力 DC 誤差およびドリフトの計算値と、抵抗の不均衡の影響
    5. 7.5 ノイズ解析
    6. 7.6 高調波歪みに影響を与える要因
    7. 7.7 容量性負荷の駆動
    8. 7.8 熱解析
  9. 詳細説明
    1. 8.1 概要
      1. 8.1.1 用語とアプリケーションの前提条件
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 差動 I/O
      2. 8.3.2 パワーダウン制御ピン (PD)
        1. 8.3.2.1 電源シャットダウン動作時の特長
      3. 8.3.3 入力オーバードライブ動作
    4. 8.4 デバイスの機能モード
      1. 8.4.1 シングルエンド ソースから差動出力への動作
        1. 8.4.1.1 シングルエンド入力から差動出力への変換における AC 結合信号パスの検討事項
        2. 8.4.1.2 シングルエンドから差動への変換における DC 結合入力信号パスの検討事項
        3. 8.4.1.3 FDA のシングルエンドから差動構成への変換を行うための抵抗設計式
        4. 8.4.1.4 シングルエンドから差動 FDA 構成における入力インピーダンス
      2. 8.4.2 差動入力から差動出力への動作
        1. 8.4.2.1 AC 結合された差動入力から差動出力への設計の問題
        2. 8.4.2.2 DC 結合された差動入力から差動出力への設計の問題
  10. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 Designing Attenuators
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 高性能 ADC とのインターフェイス
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
        3. 9.2.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスのサポート
      1. 10.1.1 開発サポート
        1. 10.1.1.1 TINA シミュレーション・モデルの機能
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

周波数応答の形状係数

図 6-1 は、図 7-1 の回路で 402Ω 固定の帰還抵抗を使用した場合の、ゲインに対する小信号応答を示しています。電圧フィードバックは FDA に基づいているため、THS4541 はゲイン設定によって変化する応答形状を示しています。この応答形状は、主にクロスオーバー時におけるループ ゲインのクロスオーバー周波数と位相マージンによって決定されます。このループ ゲインのクロスオーバー周波数は、開ループ応答とノイズ ゲインが交差する点 (ループ ゲインが 1 に低下する点) です。ノイズ ゲインは出力から差動入力への分割電圧の逆数であり、各フィードバック パスでの平衡分圧比を使用します。一般に、ノイズ ゲイン (NG) は、ソース インピーダンスから入力マッチングを供給する設計においては、信号ゲインと同じではありません。NG は、1 + Rf / (反転加算接合部からグランドまでの総インピーダンス) によって求めることができます。表 8-1 のゲイン スイープで算出した抵抗値を使用して、NG を示すスイープを繰り返すことにより、表 7-1 を求めることができます。ここでは、厳密な R ソリューション飲みを示しています。

表 7-1 Rf = 402Ω で掃引されたゲインの抵抗値とノイズ ゲイン(1)
信号ゲインRt、EXACT (Ω)Rg1、EXACT (Ω)Rg2、EXACT (Ω)ノイズ ゲイン
155.23994251.94
260.11912182.85
365.61241533.63
47289.71194.37
579.767.898.35.09
689.154.286.55.65
710143.276.66.25
811735.270.16.74
91382965.87.11
1017023.662.57.44
1122018.759.37.78
1231314.657.77.97
1354510.856.68.11
1422097.2656.18.16

NG は、帯域幅およびすべての出力誤差項 (DC オフセットやノイズなど) にとって非常に重要です。低速デバイスの場合、通常は DC ノイズ ゲインのみを考慮します。ただし、THS4541 の場合、300MHz 以上のループ ゲイン クロスオーバーでは、帰還回路により差動加算接合部への寄生極が生成され、ノイズ ゲインは周波数とともに増加します。この極によって、ループ周辺に位相シフトが追加され、想定よりも低いクロスオーバー周波数となります。402Ω の帰還抵抗上にある 0.2pF の寄生が示すように、図 7-5 の帰還回路 (シングルエンド) を考慮します。THS4541 の 0.85pF の差動入力容量は、この片面分析回路の場合、1.7pF の寄生としてシングルエンドに変換されます (ここに示す Rg は 図 7-1 の Rg2)。

GUID-9EE88176-5F85-4763-BEB5-2615CC5BA40C-low.gif図 7-5 402Ω を使用して 50Ω ソースにマッチングさせた 2 構成のゲインに対する帰還回路

図 7-5 における Vout から Vin までの応答形状には、極とゼロがあります。NG については、図 7-5 の Vin と Vout をラプラス変換して、その逆数をとることによって、式 1 のように周波数依存の NG 応答が求められます。この式ではゼロが最初に求まり、次に極が求まります。

式 1. GUID-48AC483A-9670-4918-808D-79109BFA64EA-low.gif

ゼロの位置は重要です。図 7-5 の 2 つのゲイン値を使用した場合、NG の推定されるゼロは 588MHz です。加算接合部での寄生容量をグランドまたはパワー プレーンに制限することは、差動と信号エンドのいずれの場合でも、基板レイアウトにおいて重要です。

THS4541 に対して、この帰還モデル、開ループ ゲイン、および位相データを使用することで、図 7-6 に示されるように、全周波数帯域の Aol および NG 曲線が描かれます。ここでは、ノイズ ゲインのピークによって交点は周波数内に引き戻されます。

GUID-9CA066CF-F0D0-4557-92E5-21EEED7B5B31-low.gif図 7-6 図 7-1 の低ゲインに対する Aol およびノイズ ゲインのプロット

閉ループ帯域幅とピークをするには、THS4541 の Aol 位相からノイズ ゲイン位相を除去して、図 7-7 に示すように、ループ周辺の合計位相を得る必要があります。

GUID-DE97FE76-4E3F-4DFC-BA2A-EAF39187A26D-low.gif図 7-7 図 6-1 の 3 つの低ゲインに対するループ ゲイン位相

図 7-6 および 図 7-7 より 表 7-2 を使用して、これらのクロスオーバーにおけるループ ゲインのクロスオーバー周波数と位相マージンを表にすると、図 6-1 の応答形状を説明することができます。

表 7-2 図 6-1 おけるゲイン 0.1、1、2 の推定クロスオーバー周波数と位相マージン
ゲインDC NG (V/V)0dB LG (MHz)位相マージン (°)
0.11.145718
11.9438041
22.8530259

これらのクロスオーバー (または 0dB のループ ゲイン) 周波数から、f–3dB の適切な近似値はクロスオーバー周波数と 1.6 (位相マージンが 65° 未満の場合) を掛けることにより求められます。理想的には、ループ ゲインのクロスオーバーで 65° の位相マージンを確保すると、平坦なバターワース閉ループ応答を実現できます。ゲイン 2 に対して 59° の位相マージンを設定すると、この条件におけるほぼフラットな応答は、f–3dB から 1.6 × 302MHz = 483MHz と算出され、これは測定された 500MHz の SSBW にほぼ一致しています。

アッテネータに 0.1V/V と超低位相マージンを設定すると、図 6-1 に示すようにピーク応答が高くなります。このピークは、セクション 9.2.1に示すように、帰還コンデンサと入力間の差動コンデンサを使用することで、簡単に補償できます。

ループ ゲイン分析の一部としてノイズ ゲインのゼロを考慮すると、帰還抵抗値を比較的小さくし、THS4541 の入力ピン上のレイアウト寄生容量を最小限に抑えることが、この帰還極の影響を低減するために重要であることがわかります。TINA モデルは、このような問題を予測するのに適しています (このモデルは 0.85pF の差動内部容量を考慮しています)。シミュレーションの加算接合部に外部寄生容量の推定値を追加し、応答形状をより正確に予測します。