すべての高速デバイスと同様に、基板レイアウトに細心の注意を払うことで最良のシステム性能を実現しています。THS4541 の評価基板 (EVM) は、高周波レイアウト技術のリファレンスとして最適な例です。この評価基板には、特性評価のための多数の追加要素と機能が含まれています。一般的な高速の信号路レイアウトの提案を以下に示します。
- より長い配線において、インピーダンスのパターンが一致している信号配線では、連続的なグランド プレーンが推奨されます。ただし、容量の影響を受けやすい入力および出力デバイス ピンの周囲ではグランドとパワー プレーンの両方をオープンにします。信号を抵抗に送信すると、寄生容量は帯域制限の問題になり、安定性の問題は低減されます。
- デバイスの電源ピンには、グランド プレーン上に良質な高周波デカップリング コンデンサ (0.1µF) を使用します。さらに大きな値のコンデンサ (2.2µF) が必要ですが、デバイスの電源ピンから離して配置することで、デバイス間で共有することができます。最高の高周波デカップリングを実現するために、標準コンデンサよりも非常に高い自己共振周波数を提供する X2Y 電源デカップリング コンデンサを使用します。
- 感知可能な距離で差動信号を配線する場合は、インピーダンスのパターンが一致しているマイクロストリップ レイアウト技術を使用します。
- THS4541 などの高速 FDA には、大型の 16 ピン VQFN (RGT) パッケージの入力フィードバック側に出力ピンの複製が内蔵されています。この複製は、外部帰還抵抗をパッケージの入力側でほとんどパターン長なしで接続することを目的としています。このレイアウト手法を使うことにより、重要なフィードバック パスで余分なトレース長を持たずに済みます。より小型の 10 ピン、WQFN (RUN) パッケージでは、パッケージの同じ側に出力と必要な入力が提供されています。これにより、パッケージに隣接して最短のパターン長で帰還抵抗 (Rf) を実装できます。
- 入力加算結合部は、寄生容量の影響を大きく受けます。したがって、抵抗のデバイス ピン側にある加算結合部には最短のパターン長で Rg 素子を接続します。Rg 素子の反対側は、ソースとグランドに必要な場合は、より長いパターン長を使用することができます。