JAJSRD1B August   2014  – February 2024 THS4541

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. デバイス比較表
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性:(Vs+) – Vs– = 5V
    6. 6.6 電気的特性:(Vs+) – Vs– = 3 V
    7. 6.7 代表的特性 (5V 単一電源)
    8. 6.8 代表的特性:3V 単一電源
    9. 6.9 代表的特性:電源電圧範囲:3V~5V
  8. パラメータ測定情報
    1. 7.1 特性評価回路の例
    2. 7.2 周波数応答の形状係数
    3. 7.3 I/O ヘッドルームに関する検討事項
    4. 7.4 出力 DC 誤差およびドリフトの計算値と、抵抗の不均衡の影響
    5. 7.5 ノイズ解析
    6. 7.6 高調波歪みに影響を与える要因
    7. 7.7 容量性負荷の駆動
    8. 7.8 熱解析
  9. 詳細説明
    1. 8.1 概要
      1. 8.1.1 用語とアプリケーションの前提条件
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 差動 I/O
      2. 8.3.2 パワーダウン制御ピン (PD)
        1. 8.3.2.1 電源シャットダウン動作時の特長
      3. 8.3.3 入力オーバードライブ動作
    4. 8.4 デバイスの機能モード
      1. 8.4.1 シングルエンド ソースから差動出力への動作
        1. 8.4.1.1 シングルエンド入力から差動出力への変換における AC 結合信号パスの検討事項
        2. 8.4.1.2 シングルエンドから差動への変換における DC 結合入力信号パスの検討事項
        3. 8.4.1.3 FDA のシングルエンドから差動構成への変換を行うための抵抗設計式
        4. 8.4.1.4 シングルエンドから差動 FDA 構成における入力インピーダンス
      2. 8.4.2 差動入力から差動出力への動作
        1. 8.4.2.1 AC 結合された差動入力から差動出力への設計の問題
        2. 8.4.2.2 DC 結合された差動入力から差動出力への設計の問題
  10. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 Designing Attenuators
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 高性能 ADC とのインターフェイス
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
        3. 9.2.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスのサポート
      1. 10.1.1 開発サポート
        1. 10.1.1.1 TINA シミュレーション・モデルの機能
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

シングルエンド入力から差動出力への変換における AC 結合信号パスの検討事項

信号パスを AC 結合できる場合、THS4541 の DC バイアスは比較的単純な作業になります。すべての設計で、最初は出力コモン モード電圧を定義します。AC 結合の問題は、FDA 設計の入力側と出力側に分けることができます。入力を AC 結合して出力を DC 結合するか、または、出力を AC 結合して入力を DC 結合するか、または、両方を AC 結合することも可能です。出力を DC 結合する (入力は AC 結合) という状況の 1 つは、Vocm 制御電圧が ADC コモン モード リファレンスを使用して FDA 出力コモン モードを直接バイアスすることにより必要な ADC 入力コモン モードを得ているときに、その ADC を直接駆動する場合です。いずれの場合も、設計を行うには最初に目標の Vocm を設定します。AC 結合パスが出力ピンの先につながっている場合、直線性を最大限にするには Vocm を中間電位で動作させます。Vocm の電圧は、ヘッドルームの仕様で規定されているようにコモン モード ループのリニア動作範囲内である必要があります (負電源より約 0.91V 高く、正電源より 1.1V 低い)。出力パスも AC 結合されている場合、通常は、単に Vocm の制御ピンをオープンにすることが推奨されます。これは、最小限の素子で中間電位のデフォルト Vocm バイアスを取得するためです。ノイズを抑えるには、0.1µF のデカップリング コンデンサを Vocm ピンの接地側に配置します。

Vocm を定義してから、目標の出力電圧スイングを確認し、Vocm とその正側または負側、それぞれの出力スイングが電源にクリップされないことを確認します。目標の出力差動スイングを Vopp と定義すると、2 つの各出力ピンにおける Vocm の前後 ±Vp スイングを求めるには、4 で割ります (各ピンは互いに 180°の位相差で動作している)。Vocm ±Vp が、このレール ツー レール出力 (RRO) デバイスの絶対電源レールを超えていないことを確認します。

デバイスの入力ピン側については、無信号入力側のソースとバランシング抵抗の両方が DC ブロックされるため (図 7-1 を参照)、出力コモン モード電圧からコモン モード電流は流れないため、入力コモン モードと出力コモン モード電圧を同じ値に設定します。

この入力ヘッドルームにより、さらに高い Vocm 電圧についても制限が設定されます。AC 結合されたソースの場合、入力 Vicm は出力 Vocm であるため、正の電源への入力ピンの 1.2V 最小ヘッドルームは出力ピンの 1.1V ヘッドルーム制限値よりも優先されます。また、「セクション 8.4.1.3」セクションに記載されているように、この入力 Vicm は入力信号によって DC バイアス点付近まで変化します。