JAJSRD1B August   2014  – February 2024 THS4541

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. デバイス比較表
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性:(Vs+) – Vs– = 5V
    6. 6.6 電気的特性:(Vs+) – Vs– = 3 V
    7. 6.7 代表的特性 (5V 単一電源)
    8. 6.8 代表的特性:3V 単一電源
    9. 6.9 代表的特性:電源電圧範囲:3V~5V
  8. パラメータ測定情報
    1. 7.1 特性評価回路の例
    2. 7.2 周波数応答の形状係数
    3. 7.3 I/O ヘッドルームに関する検討事項
    4. 7.4 出力 DC 誤差およびドリフトの計算値と、抵抗の不均衡の影響
    5. 7.5 ノイズ解析
    6. 7.6 高調波歪みに影響を与える要因
    7. 7.7 容量性負荷の駆動
    8. 7.8 熱解析
  9. 詳細説明
    1. 8.1 概要
      1. 8.1.1 用語とアプリケーションの前提条件
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 差動 I/O
      2. 8.3.2 パワーダウン制御ピン (PD)
        1. 8.3.2.1 電源シャットダウン動作時の特長
      3. 8.3.3 入力オーバードライブ動作
    4. 8.4 デバイスの機能モード
      1. 8.4.1 シングルエンド ソースから差動出力への動作
        1. 8.4.1.1 シングルエンド入力から差動出力への変換における AC 結合信号パスの検討事項
        2. 8.4.1.2 シングルエンドから差動への変換における DC 結合入力信号パスの検討事項
        3. 8.4.1.3 FDA のシングルエンドから差動構成への変換を行うための抵抗設計式
        4. 8.4.1.4 シングルエンドから差動 FDA 構成における入力インピーダンス
      2. 8.4.2 差動入力から差動出力への動作
        1. 8.4.2.1 AC 結合された差動入力から差動出力への設計の問題
        2. 8.4.2.2 DC 結合された差動入力から差動出力への設計の問題
  10. アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 Designing Attenuators
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 高性能 ADC とのインターフェイス
        1. 9.2.2.1 設計要件
        2. 9.2.2.2 詳細な設計手順
        3. 9.2.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスのサポート
      1. 10.1.1 開発サポート
        1. 10.1.1.1 TINA シミュレーション・モデルの機能
    2. 10.2 ドキュメントのサポート
      1. 10.2.1 関連資料
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 商標
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

シングルエンドから差動への変換における DC 結合入力信号パスの検討事項

出力に関する検討事項は、AC 結合の設計と同じです。出力は AC 結合であっても、入力を DC 結合にすることは可能です。AC 結合出力を持つ DC 結合入力には、ソースがグランド基準の場合に、入力 Vicm を下に移動させる利点があります。ソースが THS4541 に対して DC 結合されている場合 (図 7-3 を参照)、入力回路の両側を DC 結合にして差動バランスを保つ必要があります。通常、無信号入力側には、ソースにミッドレンジまでバイアスされる Rg 素子を配置します。このミッドスケール参照により、出力における平衡差動型スイングは Vocm に近づきます。多くの場合、DC 結合やバイポーラ入力アプリケーションでの Rg は単純に接地されます。この構成では、ソースがグランド近くでスイングする場合、平衡差動型出力となります。ソースがグランドから正の電圧にスイングする場合、Rg を接地することにより、Vocm における 2 つの出力 (入力側が接地されている場合) からスイングの 1 極性に対してユニポーラ出力差動スイングが発生します。Rg2 を入力信号に対して予想されるミッドポイントまでバイアスすると、Vocm 付近で差動出力スイングが発生します。

DC 結合入力に関する重要な検討事項の 1 つは、出力から Rf および Rg を通ってソースに戻るコモン モード バイアス電流が、Vocm によって両側のフィードバックに発生することです。入力バランシング ネットワークがない場合は、ソースがこの DC 電流をシンクまたはソースする必要があります。もう 1 つの Rg 素子の入力信号範囲とバイアスを設定して、Vocm から Rf と Rg (可能なら Rs も) を通って Vin までの分割電圧が、デバイスの範囲内に収まっている入力ピンで入力 Vicm を確立していることを確認します。平均ソースがグランドにある場合、THS4541 の負のレール入力段は、正の単一電源と正の出力 Vocm の設定を使用するアプリケーションという範囲内になります。これは、この DC 電流によって、平均 FDA 入力の加算結合部がグランドよりも負側から正の電圧にまで引き上げられるためです (FDA の V+ および V- 入力ピンの電圧の平均)。