JAJSWI8A May   2025  – October 2025 TLV9020L , TLV9022L , TLV9030L , TLV9032L

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
    1. 4.1 ピンの機能：TLV9020L および TLV9030L シングル
    2. 4.2 ピン構成: TLV9022L および TLV9032L デュアル
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報 - シングル
    5. 5.5 熱に関する情報 - デュアル
    6. 5.6 電気的特性
    7. 5.7 スイッチング特性
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
    4. 6.4 デバイスの機能モード
      1. 6.4.1 出力
        1. 6.4.1.1 TLV902xL オープン ドレイン出力
        2. 6.4.1.2 TLV903xL プッシュプル出力
      2. 6.4.2 パワーオン リセット (POR)
        1. 6.4.2.1 TLV902xL オープン ドレイン出力 POR 動作
        2. 6.4.2.2 TLV903xL プッシュプル出力 POR 動作
      3. 6.4.3 出力ラッチ
        1. 6.4.3.1 「L1」および「L2」のパワーオン オプション
        2. 6.4.3.2 TLV902xL1 オープンドレイン ラッチ動作
        3. 6.4.3.3 TLV902xL2 オープンドレイン ラッチ動作
        4. 6.4.3.4 TLV903xL1 のプッシュプル ラッチ動作
        5. 6.4.3.5 TLV903xL2 のプッシュプル ラッチ動作
        6. 6.4.3.6 クリア (CLR) 入力
      4. 6.4.4 入力
        1. 6.4.4.1 レール ツー レール入力
        2. 6.4.4.2 フェイルセーフ入力
        3. 6.4.4.3 入力保護
        4. 6.4.4.4 内部ヒステリシス
        5. 6.4.4.5 未使用入力
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 基本的なコンパレータの定義
        1. 7.1.1.1 動作
        2. 7.1.1.2 伝搬遅延
        3. 7.1.1.3 オーバードライブ電圧
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 ウィンドウ コンパレータ
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.4.3.3 TLV902xL2 オープンドレイン ラッチ動作

TLV902xL2 のオープンドレイン出力は、POR 期間中は High にラッチします。POR 期間の後、出力は low にラッチされ、CLR ピンの high から low への遷移によりクリアされる必要があります。ラッチの動作の概要を以下に示します。

TLV9020L TLV9022L TLV9030L TLV9032L オープン ドレイン ラッチのタイミング例 (「L2」オプション)図 6-4 オープン ドレイン ラッチのタイミング例 (「L2」オプション)

ラッチの動作の概要を以下に示します。

  1. 最初の電源オン後の POR 期間中、出力は Low になります。
  2. POR 期間中は入力遷移は無視されます。
  3. POR 期間の後、OUT は Low にラッチされたままです。
  4. IN- は IN+ を通過しますが、ラッチ中は遷移は無視されます。
  5. CLR の立ち下がりエッジがリセットされ、次の遷移を待つラッチが作動可能になります。
  6. IN- > IN+ では、OUT が Low になり、ラッチします。
  7. IN+ > IN– でも、OUT は low にラッチされたままです。
  8. CLR の立ち下がりエッジがリセットされ、次の遷移に向けてラッチが作動可能になります。
  9. IN- が IN+ を超えると、出力は Low になり、再びラッチします。
  10. IN+ > IN– でも出力は low にラッチされたままです。