JAJSWV4A July   2025  – November 2025 TPSM65630

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. デバイス比較表
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 出力電圧の選択
      2. 7.3.2 EN ピンおよび VIN UVLO としての使用
      3. 7.3.3 モード選択
        1. 7.3.3.1 MODE/SYNC ピンを使用した同期
        2. 7.3.3.2 クロックのロック
      4. 7.3.4 可変スイッチング周波数
      5. 7.3.5 デュアル ランダム スペクトラム拡散機能 (DRSS)
      6. 7.3.6 内部 LDO、VCC UVLO、BIAS 入力
      7. 7.3.7 ブートストラップ電圧 (BST ピン)
      8. 7.3.8 ソフトスタートとドロップアウトからの回復
      9. 7.3.9 安全関連の特長
        1. 7.3.9.1 パワー グッド モニタ
        2. 7.3.9.2 過電流および短絡保護
        3. 7.3.9.3 ヒカップ
        4. 7.3.9.4 サーマル シャットダウン
    4. 7.4 デバイスの機能モード
      1. 7.4.1 シャットダウンモード
      2. 7.4.2 アクティブ モード
        1. 7.4.2.1 ピーク電流モード動作
        2. 7.4.2.2 自動モード動作
          1. 7.4.2.2.1 ダイオード エミュレーション
        3. 7.4.2.3 FPWM モード動作
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 WEBENCH® ツールによるカスタム設計
        2. 8.2.2.2 スイッチング周波数の選択
        3. 8.2.2.3 可変または固定出力電圧モード用 FB
        4. 8.2.2.4 出力コンデンサの選択
        5. 8.2.2.5 入力コンデンサの選択
        6. 8.2.2.6 CBOOT
        7. 8.2.2.7 外部 UVLO
        8. 8.2.2.8 最大周囲温度
      3. 8.2.3 アプリケーション曲線
    3. 8.3 設計のベスト プラクティス
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
        1. 8.5.1.1 グランドと熱に関する考慮事項
      2. 8.5.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
      2. 9.1.2 開発サポート
        1. 9.1.2.1 WEBENCH® ツールによるカスタム設計
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

概要

TPSM656x0 は、3V ~ 65V (70V 許容) の電源電圧で動作する、高電力密度の使いやすい同期降圧 DC/DC 電源モジュールです。TPSM656x0 は、3.3V および 5V または可変出力構成でのピン選択可能な固定出力電圧を備えています。電源コントローラ、インダクタ、MOSFET、その他必要な部品を内蔵した TPSM656x0 は、非常に小さな設計サイズで、最大 3A/2A/1A の DC 負荷電流を高効率、低入力静止電流で供給します。このデバイスは実装が簡単になるように設計されていますが、対象アプリケーションに応じて使用を最適化する柔軟性があります。

最小オン時間 30ns の電流モード制御アーキテクチャにより、高周波数での高い変換比、高速過渡応答、優れた負荷およびライン レギュレーションを可能にします。最小オン時間または最小オフ時間が目的の変換比をサポートしない場合、スイッチング周波数は自動的に低下します。この機能により、広範囲にわたる VIN 変動中もレギュレーションを維持できます。

このデバイスは、高性能産業用環境で動作しながら、最終製品のコストとサイズが最小化されるように設計されています。TPSM656x0 は、RT ピンを使用して固定 400kHz または固定 2.2MHz で動作させるか、300kHz ~ 2.2MHz の可変モードで動作するように設定できます。内蔵の補償回路と高精度の電流制限方式を組み合わせることで、部品表コストと部品点数を最小化できます。

TPSM656x0 は、低 EMI を意図して設計されています。このデバイスには、次のような事項が含まれます。

  • モード ピンで構成可能な ±5% または ±10% のデュアル ランダム スペクトラム拡散 (DRSS) 周波数ホッピング
  • 寄生パッケージのインダクタンスを最小化する対称型のピン配置
  • AM ラジオ帯域より上、および下の周波数範囲での動作
  • 外部クロック同期機能とともに、自動または FPWM モードをピンで構成可能

これらの機能により、シールドとその他の高価な EMI 軽減対策を不要にできます。

TPSM656x0 には、堅牢なシステム要件に必要な保護機能も内蔵されています。

  • 電源レールのシーケンシングと障害報告用のオープン ドレイン PGOOD インジケータ
  • 以下の機能を提供するヒステリシス付き高精度イネーブル入力
    • プログラム可能なライン低電圧誤動作防止 (UVLO)
    • リモート オン / オフ特性
  • サイクル単位のピーク電流制限とバレー電流制限によるヒカップ モード過電流保護
  • 自動回復機能付きサーマル シャットダウン。

このデバイスを信頼性を重視する環境で使用するため、TPSM656x0 は大型化したコーナー端子付きパッケージを採用しており、ボードレベルの信頼性を向上させます。