JADA082 March   2026 AM13E23019

 

  1.   1
  2.   概要
  3.   商標
  4. 1概要
  5. 2回路図設計
    1. 2.1  パッケージとデバイスの選択
    2. 2.2  デジタル ペリフェラル
      1. 2.2.1 GPIO
      2. 2.2.2 XBAR
      3. 2.2.3 EPI
      4. 2.2.4 MCAN
      5. 2.2.5 UNICOMM
        1. 2.2.5.1 UART
        2. 2.2.5.2 I2C
        3. 2.2.5.3 SPI
    3. 2.3  制御ペリフェラル
      1. 2.3.1 eQEP と eCAP
      2. 2.3.2 タイマ
    4. 2.4  アナログ ペリフェラル
      1. 2.4.1 アナログ ピンの選択
      2. 2.4.2 アナログ電圧リファレンス
      3. 2.4.3 ADC 入力
    5. 2.5  多重化ペリフェラル
    6. 2.6  電源
      1. 2.6.1 ディスクリート パワー ソリューション
      2. 2.6.2 電源のデカップリングとフィルタリング
      3. 2.6.3 アナログ電圧リファレンス
      4. 2.6.4 VSS/VSSA
      5. 2.6.5 消費電力
    7. 2.7  リセット
      1. 2.7.1 nRST ピン
      2. 2.7.2 BSL 起動ピン
      3. 2.7.3 LPM ピンからの復帰
      4. 2.7.4 STOP/STANDBY モードからの復帰
      5. 2.7.5 SHUTDOWN モードからの復帰
      6. 2.7.6 AM13E230x ハードウェア プラットフォームの例
    8. 2.8  クロック処理
      1. 2.8.1 内部発振器
      2. 2.8.2 外部水晶発振器 (XTAL)
      3. 2.8.3 デジタル クロック入力
      4. 2.8.4 出力クロック生成
    9. 2.9  デバッグとエミュレーション
      1. 2.9.1 デバッグ インターフェイス
        1. 2.9.1.1 JTAG と SW-DP
        2. 2.9.1.2 トレース
      2. 2.9.2 デバッグ プローブ
    10. 2.10 ブート インターフェイス
      1. 2.10.1 UART ブートローダー
      2. 2.10.2 I2C ブートローダ
      3. 2.10.3 MCAN ブートローダー
    11. 2.11 未使用のピン
  6. 3PCB レイアウト設計
    1. 3.1 レイアウト設計の概要
      1. 3.1.1 推奨されるレイアウト方法
      2. 3.1.2 基板寸法
      3. 3.1.3 層のスタックアップ
        1. 3.1.3.1 4 層スタックアップ
        2. 3.1.3.2 6 層スタックアップ
    2. 3.2 ビア
    3. 3.3 推奨されるボード レイアウト
    4. 3.4 部品の配置
    5. 3.5 グランド プレーン
    6. 3.6 信号配線トレース
    7. 3.7 熱に関する注意事項
  7. 4EOS、EMI/EMC、ESD に関する検討事項
    1. 4.1 電気的オーバーストレス
    2. 4.2 EMI および EMC
    3. 4.3 静電気放電
  8. 5まとめとチェックリスト
  9. 6参考資料
  10. 7改訂履歴

2.11 未使用のピン

多くの場合、アプリケーションやシステムでは AM13E230x デバイスのパッケージのピン配置をすべて使用することはありません。未使用ピンについては、デバイス固有のデータシートの「ピン接続要件」セクションに概説されている具体的な要件を参照してください。