JAJA725C March   2023  – May 2025 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507

 

  1.   1
  2.   概要
  3.   商標
  4. 1 MSPM0G ハードウェア設計チェック リスト
  5. 2 MSPM0G デバイスの電源
    1. 2.1 デジタル電源
    2. 2.2 アナログ電源
    3. 2.3 電源および電圧リファレンスを内蔵
    4. 2.4 電源に推奨されるデカップリング回路
  6. 3 リセットおよび電源スーパーバイザ
    1. 3.1 デジタル電源
    2. 3.2 電源スーパーバイザ
  7. 4 クロック システム
    1. 4.1 内部発振器
    2. 4.2 外部発振器
    3. 4.3 外部クロック出力 (CLK_OUT)
    4. 4.4 周波数クロック カウンタ (FCC)
  8. 5 デバッガ
    1. 5.1 デバッグ・ポートのピンとピン配置
    2. 5.2 標準 JTAG コネクタを使用したデバッグ ポート接続
  9. 6 主要なアナログペリフェラル
    1. 6.1 ADC 設計の検討事項
    2. 6.2 OPA 設計の検討事項
    3. 6.3 DAC 設計の検討事項
    4. 6.4 COMP 設計の検討事項
    5. 6.5 GPAMP 設計の検討事項
  10. 7 主要なデジタル・ペリフェラル
    1. 7.1 タイマ リソースと設計の検討事項
    2. 7.2 UART と LIN のリソースと設計の検討事項
    3. 7.3 MCAN 設計の検討事項
    4. 7.4 I2C と SPI 設計の検討事項
  11. 8 GPIO
    1. 8.1 GPIO 出力のスイッチング速度と負荷容量
    2. 8.2 GPIO 電流シンクおよびソース
    3. 8.3 高速 GPIO (HSIO)
    4. 8.4 高駆動 GPIO (HDIO)
    5. 8.5 オープン ドレイン GPIO により、レベル シフタなしで 5V 通信を実現
    6. 8.6 レベル シフタなしで 1.8V デバイスと通信する
    7. 8.7 未使用ピンの接続
  12. 9 レイアウト・ガイド
    1. 9.1 電源レイアウト
    2. 9.2 グランド レイアウトに関する検討事項
    3. 9.3 トレース、ビア、その他の PCB コンポーネント
    4. 9.4 基板層の選択方法と推奨されるスタックアップ
  13. 10ブートローダー
    1. 10.1 ブートローダの紹介
    2. 10.2 ブートローダー・ハードウェア設計の検討事項
      1. 10.2.1 物理的通信インターフェイス
      2. 10.2.2 ハードウェア起動
  14. 11まとめ
  15. 12参考資料
  16. 13改訂履歴

3.1 デジタル電源

このデバイスには 5 つのリセット レベルがあります。

  • パワーオン リセット (POR)
  • 電圧低下リセット (BOR)
  • ブート リセット (BOOTRST)
  • システム リセット (SYSRST)
  • CPU リセット (CPURST)

リセット レベル間の関係の詳細については、『MSPM0 G シリーズ 80MHz マイコン』テクニカル リファレンス マニュアル (TRM)を参照してください。

コールド スタート後、NRST ピンは NRST モードに設定されます。デバイスが正常に起動するには、NRST ピンが HIGH である必要があります。NRST には内部プルアップ抵抗はありません。外部回路 (DVCC へのプルアップ抵抗またはリセット制御回路) は、デバイスを起動するために NRST をアクティブに HIGH にする必要があります。手動リセットには、コンデンサとオープン ボタンが必要です (図 3-1を参照)。デバイスが起動した後、持続時間が 1 秒未満の NRST の LOW パルスにより、BOOTRST がトリガされます。NRST の LOW パルスが 1 秒を超えると、POR がトリガされます。

NRST 推奨回路図 3-1 NRST 推奨回路