図 3-1 に示されているように、目的のトポロジの設計では、まず全体的な回路図から始めますこの回路図では、TMCS112x/3x の低電圧側のすべてのピンに EMI 耐性を確保する上で必要な部品を実装しています。ほとんどの設計使用事例では、これらすべての部品が必ずしも必要ではないことに注意してください。どのピン ノイズが伝搬するかを判定するためには適切なテストを実施する必要があり、これらのピンのみに適切な実装が必要となります。デフォルトでは、C1、C5、C6 は実装されていないことに注意してください。これらのコンデンサはシステムの同相ノイズへの対処に有益ですが、帯域幅の制限を考慮しなければならない可能性があります。これらのコンデンサの影響は、後述のアプリケーション ノートに説明されています。

ここで EMI の対処を目的として使用した主なデバイスはフェライト ビーズです。フェライト ビーズを信号経路に使用することで、差動ラインのノイズを低減し、回路に問題を引き起こす高周波信号を抑制することができます。フェライト ビーズには以下の利点があります。

• 信号の直列パスに配置されたときの DC 抵抗が低いため、信号の DC 部分の電圧降下を最小限に抑えられます。そのため、この設計はノイズの多い電源電圧などの DC 信号に使用されます。
• 可変 AC インピーダンス R_AC により、特定のデバイスのデータシートに基づいて特定の周波数帯域を減衰させます。
• フェライト ビーズは、エネルギーを蓄積するインダクタとは異なり、エネルギーを熱として放散します。これにより、このデバイスは、信号チェーンの整合性を維持しながら、目的の周波数でノイズを低減できます。
• コンデンサと組み合わせて使用​​することで、LC フィルタの組み合わせにより、-40dB/dec の減衰が実現します。従来型の RC フィルタでは、-20dB/dec の減衰しか得られません。

すべてのフェライト ビーズは、それぞれに多少異なります。これは、前述の特性に加えて、デバイスに関連付けられる寄生容量が存在するためです。これらの寄生容量は通常、デバイスに固有のものであり、寸法、材質、占有面積など、いくつかの要因に依存する場合があります。複雑性の関係で、これらの寄生容量は設計に影響します。利用可能な場合、メーカーが提供している SPICE モデルを使用して、フィルタ設計を完了することが推奨されます。デバイス内に存在する寄生容量は、フィルタによって形成される共振ピークの大きさと位置の両方に影響を及ぼす可能性があるためです。図 3-2 に、1MHz　フェライト　ビーズの Murata (村田製作所) BLM31KN102SH1L サイズ 1206、1MHz で 1kΩ のフェライト ビーズの特性曲線の例が示されています。