JAJAA04A June   2023  – September 2025 AFE11612-SEP , OPA4H199-SEP

 

  1.   1
  2.   概要
  3.   商標
  4. LDMOS および GaN パワー アンプ FET PA の基礎
  5. VGS 補償
  6. シーケンシング
  7. 統合型 PA バイアス ソリューション
  8. GaN PA の負バイアス印加
  9. TDD アプリケーション向けの高速スイッチング
  10. VDRAIN スイッチング回路
  11. 制御されたゲート シーケンス回路
  12. VDRAIN 監視
  13. 10外部負電源監視
  14. 11PA 温度のモニタリング
  15. 12まとめ
  16. 13参考資料
  17. 14改訂履歴

シーケンシング

VDRAIN が印加された際に VGS 電圧が過大にならないようにするため、PA の電源を制御された手順でオン/オフする必要があります。このような状態になると、PA が飽和動作し、PA 自体または実装されている基板に熱的損傷を与える可能性があります。PAの電源をオンにするには、以下の手順が必要です:

  1. まず、VGS 信号を PA に印加します。VGS 電圧は、VGS ピンチオフ電圧またはそれ以下の電圧に遷移する必要があります。これにより、VDRAIN 電圧が印加されたときに、ゲートはすでに Low になっています。
  2. 次に、ドレイン電圧電源を有効にし、VDRAINに公称値 (たとえば 50V) に電力を供給できるようにします。VGS はピンチオフ電圧のときのため、IDS は最小限にする必要があります。
  3. VDRAIN を印加した後で、VGS bias 電圧を上げて、PA の目的の電力出力を設定します。
  4. 最後に、RF 信号を有効にします。これにより、PA は信号を送信できます。
 GaN 電源シーケンス図 3-1 GaN 電源シーケンス

電源投入手順を逆にすることで、PA を安全にシャットダウンできます。

  1. PA からの RF 信号を無効にします。
  2. VGS 電圧をピンチオフ値まで下げて、PA の出力電力を不要にします。
  3. ドレイン電源にディスエーブル信号を送信して、VDRAIN 電圧をディスエーブルにします。
  4. 最後に、PA が完全に無効化されるため、VGS 電圧がグランドまで落ちることがあります。