JAJSID0I December 2019 – August 2025 DP83826E , DP83826I
PRODUCTION DATA
DP83826 は、内部 PRBS 内蔵セルフテスト (BIST) 回路を備えており、インサーキット テストおよび診断に適しています。BIST 回路を使用して、送信および受信データ パスの整合性をテストできます。BIST は、内部ループバック (デジタルまたはアナログ) またはケーブル固定具を使用して外部ループバックを使用して実行できます。BIST は、実際のパケットと回線上のパケット間ギャップ (IPG) 形式の擬似ランダムなデータ転送シナリオをシミュレートします。BIST により、パケット長と IPG の完全な制御が可能になります。
BIST パケット長は、BIST 制御およびステータス レジスタ #2 (BICSR2、アドレス 0x001C) のビット [10:0] を使用して制御されます。BIST IPG 長は、BIST 制御およびステータス レジスタ #1 (BICSR1、アドレス 0x001B) のビット [7:0] を使用して制御されます。
BIST は、独立した送信および受信パスを使用して実装されており、送信クロックによって疑似ランダム シーケンスの連続ストリームを生成します。デバイスは、BIST のために15 ビット疑似ランダム シーケンスを生成します。受信したデータは生成された擬似ランダム データと比較され、合格/不合格ステータスが判定されます。PRBS チェッカが受信したエラー バイト数は、BICSR1 のビット [15:8] に保存されます。PRBS ロック ステータスおよび同期は、BIST 制御レジスタ (BISCR、アドレス 0x0016) から読み出すことができます。
PRBS テストは、BISCR のビット [14] を使用して連続モードに移行させることができます。連続モードでは、BIST エラー カウンタが最大値に達すると、カウンタは再びゼロからカウントを開始します。BIST エラー カウントを読み取るには、BICSR1 のビット [15] を「1」に設定する必要があります。この設定により、読み取りのために BIST エラーの現在の値がロックされます。ビット [15] を設定すると、BIST エラー カウンタがクリアされます。