JAJSID0I December   2019  – August 2025 DP83826E , DP83826I

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 モード比較表
  6. 5 ピン構成および機能 (ENHANCED モード)
  7. 6 ピン構成および機能 (BASIC モード)
  8. 7 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 タイミング要件
    7. 7.7 タイミング図
    8. 7.8 代表的特性
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  オートネゴシエーション (速度 / 二重モード選択)
      2. 8.3.2  Auto-MDIX の解決
      3. 8.3.3  EEE (Energy Efficient Ethernet)
        1. 8.3.3.1 EEE の概要
        2. 8.3.3.2 EEE ネゴシエーション
      4. 8.3.4  802.3az をサポートしていないレガシー MAC のための EEE
      5. 8.3.5  WoL (Wake-on-LAN) パケット検出
        1. 8.3.5.1 マジック パケット構造
        2. 8.3.5.2 マジック パケットの例
        3. 8.3.5.3 Wake-on-LAN の構成と状態
      6. 8.3.6  低消費電力モード
        1. 8.3.6.1 アクティブ スリープ
        2. 8.3.6.2 IEEE パワーダウン
        3. 8.3.6.3 ディープ パワー ダウン状態
      7. 8.3.7  RMII リピータ モード
      8. 8.3.8  クロック出力
      9. 8.3.9  MII (Media Independent Interface)
      10. 8.3.10 RMII (Reduced Media Independent Interface)
      11. 8.3.11 シリアル マネージメント インターフェイス
        1. 8.3.11.1 拡張レジスタ スペース アクセス
        2. 8.3.11.2 書き込みアドレス動作
        3. 8.3.11.3 読み出しアドレス動作
        4. 8.3.11.4 書き込み（ポスト インクリメントなし）動作
        5. 8.3.11.5 読み出し (ポスト インクリメントなし) 動作
        6. 8.3.11.6 書き込み動作の例 (ポスト インクリメントなし)
      12. 8.3.12 100BASE-TX
        1. 8.3.12.1 100BASE-TX トランスミッタ
          1. 8.3.12.1.1 コード グループのコード化と注入
          2. 8.3.12.1.2 スクランブル機能
          3. 8.3.12.1.3 NRZ から NRZI へのエンコーダ
          4. 8.3.12.1.4 バイナリから MLT-3 へのコンバータ
        2. 8.3.12.2 100BASE-TX レシーバ
      13. 8.3.13 10BASE-Te
        1. 8.3.13.1 スケルチ
        2. 8.3.13.2 通常リンク パルスの検出と生成
        3. 8.3.13.3 ジャバー
        4. 8.3.13.4 アクティブ リンクの極性検出と訂正
      14. 8.3.14 ループバック モード
        1. 8.3.14.1 ニアエンド ループバック
        2. 8.3.14.2 MII のループバック
        3. 8.3.14.3 PCS のループバック
        4. 8.3.14.4 デジタル ループバック
        5. 8.3.14.5 アナログ ループバック
        6. 8.3.14.6 ファーエンド (リバース) ループバック
      15. 8.3.15 BIST の構成
      16. 8.3.16 ケーブル診断
        1. 8.3.16.1 時間領域反射計測 (TDR)
      17. 8.3.17 高速リンク ドロップ機能
      18. 8.3.18 LED と GPIO の構成
    4. 8.4 プログラミング
      1. 8.4.1 ハードウェア ブートストラップ構成
        1. 8.4.1.1 ブートストラップ構成 (ENHANCED モード)
        2. 8.4.1.2 ストラップ構成 (BASIC モード)
    5. 8.5 レジスタ マップ
      1. 8.5.1 DP83826 のレジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 ツイストペア インターフェイス (TPI) ネットワーク回路
      2. 9.2.2 トランスに関する推奨事項
      3. 9.2.3 静電容量式 DC ブロッキング
      4. 9.2.4 設計要件
        1. 9.2.4.1 クロック要件
          1. 9.2.4.1.1 発振器
          2. 9.2.4.1.2 水晶振動子
      5. 9.2.5 詳細な設計手順
        1. 9.2.5.1 MII のレイアウト ガイドライン
        2. 9.2.5.2 RMII のレイアウト ガイドライン
        3. 9.2.5.3 MDI のレイアウト ガイドライン
      6. 9.2.6 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
        1. 9.4.1.1 信号トレース
        2. 9.4.1.2 復帰パス
        3. 9.4.1.3 トランスのレイアウト
        4. 9.4.1.4 金属注入
        5. 9.4.1.5 PCB 層スタッキング
          1. 9.4.1.5.1 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

11 改訂履歴

Changes from Revision H (May 2025) to Revision I (August 2025)

  • VOL_3V3 の最大値を 0.8V から 0.4V に更新Go
  • 100M MII 受信タイミングを更新Go
  • 25MHz および 50MHz のクロック周波数許容誤差を ±100ppm から ±50ppm に更新Go
  • コーディネータからリーダーに変更Go
  • 「BASIC モード PHY アドレス ストラップ」表の「Mode = 1 の場合」の「PHY_ADD0 = 0」を「PHY_ADD0 = 1」に変更Go
  • レジスタ 0x1E ビット 14 の説明を更新Go
  • 表 9-1 の推奨トランスフォーマは廃止済みのため削除Go
  • クロック周波数の許容誤差を ±100ppm から ±50ppm に更新Go

Changes from Revision G (July 2023) to Revision H (May 2025)

  • ドキュメント全体を通して「マスター」を「リーダー」に変更Go
  • ドキュメント全体を通して「スレーブ」を「フォロワ」に変更Go
  • ピン 21 TYPE をアクティブから変更：I からアクティブへ：I/OGo
  • ピン 21 TYPE をアクティブから変更：I からアクティブへ：OGo
  • 「RMII 受信タイミング」のグラフィックの「T2」を「T4」に変更Go
  • BASIC モードの LED プルダウン抵抗を「5k」から「1.5k」に変更Go
  • LED のストラップ接続の例を追加Go
  • 「マスターおよびスレーブ」を「リーダー / フォロワー」に更新Go
  • 「BASIC モード PHY アドレス ストラップ」表の「Mode = 0 の場合」の「PHY_ADD0 = 0」を「PHY_ADD0 = 1」に変更Go
  • 「BASIC モード PHY アドレス ストラップ」表の「Mode = 1 の場合」の「PHY_ADD0 = 1」を「PHY_ADD0 = 0」に変更Go

Changes from Revision F (November 2022) to Revision G (July 2023)

  • デバイス性能の正確な表現を明確化するために表を調整Go
  • ピン 16 の リセット状態を訂正。ピン 31 の機能を明確化。Go
  • ピン 20 と 21 の説明を調整Go
  • CLKOUT を無効化する方法を明確化Go
  • アプリケーション ノートのハイパーリンクを調整Go
  • FLD の各メカニズムを制御するために使用される構成の説明を修正。表の説明を簡略化。Go
  • フローチャートを更新Go
  • Strap6 と Strap1 が両方とも POR でのみラッチされることを明確化Go
  • MAC モード選択ストラップ表を統合および明確化Go
  • 「デバイス レジスタ」を更新Go
  • リンクを更新Go

Changes from Revision E (February 2022) to Revision F (November 2022)

  • RX_D3、LED0 のリセット状態を訂正Go
  • 熱評価基準を更新Go
  • 「パワーアップ タイミング (電源シーケンス) 」のグラフィックを調整Go
  • 「RMII リピータ モード：リーダー - フォロワ」および「RMII リピータ モード：フォロワ - フォロワ」のグラフィックを調整Go
  • MDIO プルアップ抵抗の値を明確化Go
  • 内部 PU ピンの RLO ストラップを「1.5kΩ」に変更。抵抗値の推奨許容誤差を追加。Go
  • 「拡張ブートストラップ フローチャート」のグラフィックを追加Go
  • ENHANCED モードの Strap0 のデフォルトと機能を訂正Go
  • 「デバイス レジスタ」を更新Go
  • 「トランスに関する推奨事項」の場所を調整Go

Changes from Revision D (October 2020) to Revision E (February 2022)

  • ピン 31 のデフォルトを「LED1」に変更、ハードウェア ブートストラップの相違表に奇数ニブル検出および FLD 検出メカニズムを追加Go
  • TX_ER をピン 28 に追加Go
  • ピン 31 のデフォルトを「LED1」に変更Go
  • ピン 31 のデフォルトを「LED1」に変更、ピン 16 およびピン 31 を「PU」に更新Go
  • 高速リンク ドロップ モードの表を追加、ENHANCED モードと BASIC モードの異なるデフォルトに関する仕様に含まれている高速リンク ドロップ機能の説明を更新、Strap8 の説明を追加Go
  • 「LED1/0 は、自動極性 (ENHANCED)、デフォルトでアクティブ Low (BASIC) 」という説明を追加Go
  • 奇数ニブル検出表を追加、MII MAC モードのストラップ表に strap7 と strap1 の相互作用を追加、strap8 に信号エネルギー代替機能を追加Go
  • ピン 31 のデフォルトを「LED1」に変更、ピン 16 のデフォルトを「半二重」に変更Go
  • TPI ネットワーク CAP 更新Go

Changes from Revision C (July 2020) to Revision D (October 2020)

  • 「電気的特性」表を更新。Go
  • セクションを追加Go

Changes from Revision B (March 2020) to Revision C (July 2020)

  • SNLA338 アプリケーション ノートへのリンクを追加Go
  • SNLA338 へのリンクを追加Go
  • 省電力型イーサネット セクションGo
  • EEE 概要セクションGo
  • EEE ネゴシエーション セクションGo
  • 「802.3az をサポートしていないレガシー MAC のための EEE」セクションを追加Go
  • 「デバイス レジスタ」を更新Go
  • SNLA338 アプリケーション ノートへのリンクを追加Go

Changes from Revision A (February 2020) to Revision B (March 2020)

  • 「電気的特性」セクションにも DP83826I の温度範囲を追加Go
  • 「製品ファミリ情報」表に DP83826I を追加Go

Changes from Revision * (January 2020) to Revision A (February 2020)

  • DP83826EVM ユーザー ガイドへのリンクを追加Go
  • 表 4-2 から「ピン 18」を削除Go
  • ENHANCED モードのピン マッピングおよびピン機能の表を、ピン名と一致するように変更Go
  • BASIC モードのピン マッピングおよびピン機能の表を、ピン名と一致するように変更Go
  • ピン機能 (BASIC モード) から「このピンは、RMII モードの RX_DV に構成し、RMII 反復モードを有効化できます」を削除Go
  • 「100BASE-TX 送信レイテンシ タイミング」のグラフィックを追加Go
  • 「100BASE-TX 受信レイテンシ タイミング」のグラフィックを追加Go
  • セクション 8.3.8 に、レジスタ構成を通して CLKOUT を無効化する手順を追加Go
  • セクション 8.3.11 および セクション 8.3.11.1 から「条項 45」に関する説明を削除Go
  • セクション 8.3.14.5 から「アナログ ループバックには、RJ45 のピン 1 と 2 の間に 100Ω の終端、およびピン 3 と 6 の間に 100Ω の終端が必要です」を削除Go
  • 「MAC モード選択ストラップ表」に RMII フォロワ モード構成の行を追加Go