JAJSJO1C October   2021  – December 2023 TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
    1. 3.1 機能ブロック図
  5. 4 デバイスの比較
    1. 4.1 関連製品
  6. 5 ピン構成および機能
    1. 5.1 ピン配置図
    2. 5.2 ピン属性
    3. 5.3 信号の説明
      1. 5.3.1 アナログ信号
      2. 5.3.2 デジタル信号
      3. 5.3.3 電源およびグランド
      4. 5.3.4 テスト、JTAG、リセット
    4. 5.4 ピン多重化
      1. 5.4.1 GPIO 多重化ピン
        1. 5.4.1.1 GPIO 多重化ピン
      2. 5.4.2 ADC ピンのデジタル入力 (AIO)
      3. 5.4.3 ADC ピン上のデジタル入出力 (AGPIO)
      4. 5.4.4 GPIO 入力クロスバー
      5. 5.4.5 GPIO 出力クロスバー、CLB クロスバー、CLB 出力クロスバー、ePWM クロスバー
    5. 5.5 内部プルアップおよびプルダウン付きのピン
    6. 5.6 未使用ピンの接続
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格 - 民生用
    3. 6.3  ESD 定格 - 車載用
    4. 6.4  推奨動作条件
    5. 6.5  消費電力の概略
      1. 6.5.1 システム消費電流
      2. 6.5.2 システム消費電流 - VREG ディセーブル - 外部電源
      3. 6.5.3 動作モード・テストの説明
      4. 6.5.4 消費電流のグラフ
      5. 6.5.5 消費電流の低減
        1. 6.5.5.1 ディセーブルしたペリフェラルごとの標準的な電流低減
    6. 6.6  電気的特性
    7. 6.7  PZ パッケージの熱抵抗特性
    8. 6.8  PN パッケージの熱抵抗特性
    9. 6.9  PM パッケージの熱抵抗特性
    10. 6.10 PT パッケージの熱抵抗特性
    11. 6.11 熱設計の検討事項
    12. 6.12 システム
      1. 6.12.1 パワー・マネージメント・モジュール (PMM)
        1. 6.12.1.1 概要
        2. 6.12.1.2 概要
          1. 6.12.1.2.1 電源レール監視
            1. 6.12.1.2.1.1 I/O POR (パワーオン・リセット) 監視
            2. 6.12.1.2.1.2 I/O BOR (ブラウンアウト・リセット) 監視
            3. 6.12.1.2.1.3 VDD POR (パワーオン・リセット) 監視
          2. 6.12.1.2.2 外部監視回路の使用
          3. 6.12.1.2.3 遅延ブロック
          4. 6.12.1.2.4 内部1.2V LDO 電圧レギュレータ (VREG)
          5. 6.12.1.2.5 VREGENZ
        3. 6.12.1.3 外付け部品
          1. 6.12.1.3.1 デカップリング・コンデンサ
            1. 6.12.1.3.1.1 VDDIO デカップリング
            2. 6.12.1.3.1.2 VDD デカップリング
        4. 6.12.1.4 電源シーケンス
          1. 6.12.1.4.1 電源ピンの一括接続
          2. 6.12.1.4.2 信号ピンの電源シーケンス
          3. 6.12.1.4.3 電源ピンの電源シーケンス
            1. 6.12.1.4.3.1 外部 VREG / VDD モード・シーケンス
            2. 6.12.1.4.3.2 内部 VREG/VDD モード・シーケンス
            3. 6.12.1.4.3.3 電源シーケンスの概要と違反の影響
            4. 6.12.1.4.3.4 電源スルーレート
        5. 6.12.1.5 パワー・マネージメント・モジュールの電気的データおよびタイミング
          1. 6.12.1.5.1 パワー・マネージメント・モジュールの動作条件
          2. 6.12.1.5.2 パワー・マネージメント・モジュールの特性
          3.        電源電圧
      2. 6.12.2 リセット・タイミング
        1. 6.12.2.1 リセット・ソース
        2. 6.12.2.2 リセットの電気的データおよびタイミング
          1. 6.12.2.2.1 リセット - XRSn - タイミング要件
          2. 6.12.2.2.2 リセット - XRSn - スイッチング特性
          3. 6.12.2.2.3 リセットのタイミング図
      3. 6.12.3 クロック仕様
        1. 6.12.3.1 クロック・ソース
        2. 6.12.3.2 クロック周波数、要件、および特性
          1. 6.12.3.2.1 入力クロック周波数およびタイミング要件、PLL ロック時間
            1. 6.12.3.2.1.1 入力クロック周波数
            2. 6.12.3.2.1.2 XTAL 発振器の特性
            3. 6.12.3.2.1.3 水晶振動子ではない外部のクロック・ソース使用時の X1 入力レベルの特性
            4. 6.12.3.2.1.4 X1 のタイミング要件
            5. 6.12.3.2.1.5 AUXCLKIN のタイミング要件
            6. 6.12.3.2.1.6 APLL 特性
            7. 6.12.3.2.1.7 XCLKOUT のスイッチング特性 - PLL バイパスまたはイネーブル
            8. 6.12.3.2.1.8 内部クロック周波数
        3. 6.12.3.3 入力クロックおよび PLL
        4. 6.12.3.4 XTAL 発振器
          1. 6.12.3.4.1 はじめに
          2. 6.12.3.4.2 概要
            1. 6.12.3.4.2.1 電気発振回路
              1. 6.12.3.4.2.1.1 動作モード
                1. 6.12.3.4.2.1.1.1 水晶動作モード
                2. 6.12.3.4.2.1.1.2 シングルエンド動作モード
              2. 6.12.3.4.2.1.2 XCLKOUT での XTAL 出力
            2. 6.12.3.4.2.2 水晶振動子
            3. 6.12.3.4.2.3 GPIO 動作モード
          3. 6.12.3.4.3 機能動作
            1. 6.12.3.4.3.1 ESR – 等価直列抵抗
            2. 6.12.3.4.3.2 Rneg – 負性抵抗
            3. 6.12.3.4.3.3 起動時間
              1. 6.12.3.4.3.3.1 X1 / X2 事前条件
            4. 6.12.3.4.3.4 DL – 励振レベル
          4. 6.12.3.4.4 水晶振動子の選択方法
          5. 6.12.3.4.5 テスト
          6. 6.12.3.4.6 一般的な問題とデバッグのヒント
          7. 6.12.3.4.7 水晶発振回路の仕様
            1. 6.12.3.4.7.1 水晶発振器のパラメータ
            2. 6.12.3.4.7.2 水晶振動子の等価直列抵抗 (ESR) 要件
            3. 6.12.3.4.7.3 水晶発振器の電気的特性
        5. 6.12.3.5 内部発振器
          1. 6.12.3.5.1 INTOSC の特性
      4. 6.12.4 フラッシュ・パラメータ
        1. 6.12.4.1 フラッシュ・パラメータ 
      5. 6.12.5 RAM および ROM のパラメータ
      6. 6.12.6 エミュレーション / JTAG
        1. 6.12.6.1 JTAG の電気的データおよびタイミング
          1. 6.12.6.1.1 JTAG のタイミング要件
          2. 6.12.6.1.2 JTAG のスイッチング特性
          3. 6.12.6.1.3 JTAG のタイミング図
        2. 6.12.6.2 cJTAG の電気的データおよびタイミング
          1. 6.12.6.2.1 cJTAG のタイミング要件
          2. 6.12.6.2.2 cJTAG のスイッチング特性
          3. 6.12.6.2.3 cJTAG のタイミング図
      7. 6.12.7 GPIO の電気的データおよびタイミング
        1. 6.12.7.1 GPIO - 出力タイミング
          1. 6.12.7.1.1 汎用出力のスイッチング特性
          2. 6.12.7.1.2 汎用出力のタイミング図
        2. 6.12.7.2 GPIO - 入力タイミング
          1. 6.12.7.2.1 汎用入力のタイミング要件
          2. 6.12.7.2.2 サンプリング・モード
        3. 6.12.7.3 入力信号のサンプリング・ウィンドウ幅
      8. 6.12.8 割り込み
        1. 6.12.8.1 外部割り込み (XINT) の電気的データおよびタイミング
          1. 6.12.8.1.1 外部割り込みのタイミング要件
          2. 6.12.8.1.2 外部割り込みのスイッチング特性
          3. 6.12.8.1.3 外部割り込みのタイミング
      9. 6.12.9 低消費電力モード
        1. 6.12.9.1 クロック・ゲーティング低消費電力モード
        2. 6.12.9.2 低消費電力モードのウェークアップ・タイミング
          1. 6.12.9.2.1 IDLE モードのタイミング要件
          2. 6.12.9.2.2 IDLE モードのスイッチング特性
          3. 6.12.9.2.3 IDLE 開始および終了タイミング図
          4. 6.12.9.2.4 STANDBY モードのタイミング要件
          5. 6.12.9.2.5 STANDBY モードのスイッチング特性
          6. 6.12.9.2.6 STANDBY の開始 / 終了タイミング図
          7. 6.12.9.2.7 HALT モードのタイミング要件
          8. 6.12.9.2.8 HALT モードのスイッチング特性
          9. 6.12.9.2.9 HALT 開始および終了タイミング図
    13. 6.13 アナログ・ペリフェラル
      1. 6.13.1 アナログ・ピンと内部接続
      2. 6.13.2 アナログ信号の説明
      3. 6.13.3 A/D コンバータ (ADC)
        1. 6.13.3.1 ADC の構成可能性
          1. 6.13.3.1.1 信号モード
        2. 6.13.3.2 ADC の電気的データおよびタイミング
          1. 6.13.3.2.1 ADC の動作条件
          2. 6.13.3.2.2 ADC 特性
          3. 6.13.3.2.3 ADC 入力モデル
          4. 6.13.3.2.4 ADC のタイミング図
      4. 6.13.4 温度センサ
        1. 6.13.4.1 温度センサの電気的データおよびタイミング
          1. 6.13.4.1.1 温度センサの特性
      5. 6.13.5 コンパレータ・サブシステム (CMPSS)
        1. 6.13.5.1 CMPSS 接続図
        2. 6.13.5.2 ブロック図
        3. 6.13.5.3 CMPSS の電気的データおよびタイミング
          1. 6.13.5.3.1 コンパレータの電気的特性
          2.        CMPSS コンパレータの入力換算オフセットとヒステリシス
          3. 6.13.5.3.2 CMPSS DAC の静的電気特性
          4. 6.13.5.3.3 CMPSS の説明用グラフ
          5. 6.13.5.3.4 CMPSS DAC の動的誤差
      6. 6.13.6 バッファ付き D/A コンバータ (DAC)
        1. 6.13.6.1 バッファ付き DAC の電気的データおよびタイミング
          1. 6.13.6.1.1 バッファ付き DAC の動作条件
          2. 6.13.6.1.2 バッファ付き DAC の電気的特性
    14. 6.14 制御ペリフェラル
      1. 6.14.1 拡張パルス幅変調器 (ePWM)
        1. 6.14.1.1 ePWM の電気的データおよびタイミング
          1. 6.14.1.1.1 ePWM のタイミング要件
          2. 6.14.1.1.2 ePWM のスイッチング特性
          3. 6.14.1.1.3 トリップ・ゾーン入力のタイミング
            1. 6.14.1.1.3.1 トリップ・ゾーン入力のタイミング要件
            2. 6.14.1.1.3.2 PWM ハイ・インピーダンス特性のタイミング図
      2. 6.14.2 高分解能パルス幅変調器 (HRPWM)
        1. 6.14.2.1 HRPWM の電気的データおよびタイミング
          1. 6.14.2.1.1 高分解能 PWM の特性
      3. 6.14.3 外部 ADC 変換開始の電気的データおよびタイミング
        1. 6.14.3.1 外部 ADC 変換開始のスイッチング特性
        2. 6.14.3.2 ADCSOCAO または ADCSOCBO のタイミング図
      4. 6.14.4 拡張キャプチャ (eCAP)
        1. 6.14.4.1 eCAP および HRCAP のブロック図
        2. 6.14.4.2 eCAP の同期
        3. 6.14.4.3 eCAP の電気的データおよびタイミング
          1. 6.14.4.3.1 eCAP のタイミング要件
          2. 6.14.4.3.2 eCAP のスイッチング特性
      5. 6.14.5 高分解能キャプチャ (HRCAP)
        1. 6.14.5.1 eCAP と HRCAP のブロック図
        2. 6.14.5.2 HRCAP の電気的データおよびタイミング
          1. 6.14.5.2.1 HRCAP のスイッチング特性
          2. 6.14.5.2.2 HRCAP の図とグラフ
      6. 6.14.6 拡張直交エンコーダ・パルス (eQEP)
        1. 6.14.6.1 eQEP の電気的データおよびタイミング
          1. 6.14.6.1.1 eQEP のタイミング要件
          2. 6.14.6.1.2 eQEP のスイッチング特性
      7. 6.14.7 シグマ-デルタ・フィルタ・モジュール (SDFM)
        1. 6.14.7.1 SDFM の電気的データおよびタイミング
          1. 6.14.7.1.1 非同期 GPIO - ASYNC - オプション使用時の SDFM のタイミング要件
    15. 6.15 通信ペリフェラル
      1. 6.15.1 CAN (Controller Area Network)
      2. 6.15.2 モジュラー・コントローラ・エリア・ネットワーク (MCAN)
      3. 6.15.3 I2C (Inter-Integrated Circuit)
        1. 6.15.3.1 I2C の電気的データおよびタイミング
          1. 6.15.3.1.1 I2C のタイミング要件
          2. 6.15.3.1.2 I2C のスイッチング特性
          3. 6.15.3.1.3 I2C のタイミング図
      4. 6.15.4 PMBus (Power-Management Bus) インターフェイス
        1. 6.15.4.1 PMBus の電気的データおよびタイミング
          1. 6.15.4.1.1 PMBus の電気的特性
          2. 6.15.4.1.2 PMBus ファスト・モードのスイッチング特性
          3. 6.15.4.1.3 PMBus スタンダード・モードのスイッチング特性
      5. 6.15.5 シリアル通信インターフェイス (SCI)
      6. 6.15.6 シリアル・ペリフェラル・インターフェイス (SPI)
        1. 6.15.6.1 SPI マスタ・モードのタイミング
          1. 6.15.6.1.1 SPI マスタ・モードのタイミング要件
          2. 6.15.6.1.2 SPI マスタ・モードのスイッチング特性 - クロック位相 0
          3. 6.15.6.1.3 SPI マスタ・モードのスイッチング特性 - クロック位相 1
          4. 6.15.6.1.4 SPI マスタ・モードのタイミング図
        2. 6.15.6.2 SPI スレーブ・モードのタイミング
          1. 6.15.6.2.1 SPI スレーブ・モードのタイミング要件
          2. 6.15.6.2.2 SPI スレーブ・モードのスイッチング特性
          3. 6.15.6.2.3 SPI スレーブ・モードのタイミング図
      7. 6.15.7 LIN (Local Interconnect Network)
      8. 6.15.8 高速シリアル・インターフェイス (FSI)
        1. 6.15.8.1 FSI トランスミッタ
          1. 6.15.8.1.1 FSITX の電気的データおよびタイミング
            1. 6.15.8.1.1.1 FSITX のスイッチング特性
            2. 6.15.8.1.1.2 FSITX タイミング
        2. 6.15.8.2 FSI レシーバ
          1. 6.15.8.2.1 FSIRX の電気的データおよびタイミング
            1. 6.15.8.2.1.1 FSIRX のタイミング要件
            2. 6.15.8.2.1.2 FSIRX のスイッチング特性
            3. 6.15.8.2.1.3 FSIRX タイミング
        3. 6.15.8.3 FSI SPI 互換モード
          1. 6.15.8.3.1 FSITX SPI 信号モードの電気的データおよびタイミング
            1. 6.15.8.3.1.1 FSITX SPI 信号モードのスイッチング特性
            2. 6.15.8.3.1.2 FSITX SPI 信号モードのタイミング
      9. 6.15.9 ホスト・インターフェイス・コントローラ (HIC)
        1. 6.15.9.1 HIC の電気的データおよびタイミング
          1. 6.15.9.1.1 HIC のタイミング要件
          2. 6.15.9.1.2 HIC のスイッチング特性
          3. 6.15.9.1.3 HIC のタイミング図
  8. 7 詳細説明
    1. 7.1  概要
    2. 7.2  機能ブロック図
    3. 7.3  メモリ
      1. 7.3.1 メモリ・マップ
        1. 7.3.1.1 専用 RAM (Mx RAM)
        2. 7.3.1.2 ローカル共有 RAM (LSx RAM)
        3. 7.3.1.3 グローバル共有 RAM (GSx RAM)
        4. 7.3.1.4 メッセージ RAM
      2. 7.3.2 制御補償器アクセラレータ (CLA) メモリ・マップ
      3. 7.3.3 フラッシュ・メモリ・マップ
        1. 7.3.3.1 フラッシュ・セクタのアドレス
      4. 7.3.4 ペリフェラル・レジスタのメモリ・マップ
    4. 7.4  識別
    5. 7.5  バス・アーキテクチャ – ペリフェラル・コネクティビティ
    6. 7.6  C28x プロセッサ
      1. 7.6.1 浮動小数点演算ユニット (FPU)
      2. 7.6.2 高速整数除算ユニット
      3. 7.6.3 三角関数演算ユニット (TMU)
      4. 7.6.4 VCRC ユニット
    7. 7.7  制御補償器アクセラレータ (CLA)
    8. 7.8  組み込みのリアルタイム解析および診断 (ERAD)
    9. 7.9  バックグラウンド CRC-32 (BGCRC)
    10. 7.10 ダイレクト・メモリ・アクセス (DMA)
    11. 7.11 デバイス・ブート・モード
      1. 7.11.1 デバイス・ブートの構成
        1. 7.11.1.1 ブート・モード・ピンの構成
        2. 7.11.1.2 ブート・モード・テーブルのオプションの構成
      2. 7.11.2 GPIO の割り当て
    12. 7.12 セキュリティ
      1. 7.12.1 チップの境界の保護
        1. 7.12.1.1 JTAGLOCK
        2. 7.12.1.2 ゼロピン・ブート
      2. 7.12.2 デュアル ゾーン セキュリティ
      3. 7.12.3 免責事項
    13. 7.13 ウォッチドッグ
    14. 7.14 C28x タイマ
    15. 7.15 デュアル・クロック・コンパレータ (DCC)
      1. 7.15.1 特長
      2. 7.15.2 DCCx クロック・ソース入力のマッピング
    16. 7.16 構成可能ロジック・ブロック (CLB)
    17. 7.17 機能安全
  9. 8 アプリケーション、実装、およびレイアウト
    1. 8.1 アプリケーションと実装
    2. 8.2 デバイスの主な特長
    3. 8.3 アプリケーション情報
      1. 8.3.1 代表的なアプリケーション
        1. 8.3.1.1 車載用ポンプ
          1. 8.3.1.1.1 システム・ブロック図
          2. 8.3.1.1.2 車載用ポンプの技術関連資料
        2. 8.3.1.2 車載用 HVAC コンプレッサ
          1. 8.3.1.2.1 システム・ブロック図
          2. 8.3.1.2.2 HVAC のリソース
        3. 8.3.1.3 オンボード充電器 (OBC)
          1. 8.3.1.3.1 システム・ブロック図
          2. 8.3.1.3.2 OBC の技術関連資料
        4. 8.3.1.4 サーボ・ドライブ制御モジュール
          1. 8.3.1.4.1 システム・ブロック図
          2. 8.3.1.4.2 サーボ・ドライブ制御モジュールのリソース
        5. 8.3.1.5 ソーラー・マイクロ・インバータ
          1. 8.3.1.5.1 システム・ブロック図
          2. 8.3.1.5.2 ソーラー・マイクロ・インバータのリソース
        6. 8.3.1.6 商用テレコム整流器
          1. 8.3.1.6.1 システム・ブロック図
          2. 8.3.1.6.2 商用テレコム整流器のリソース
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 使い始めと次の手順
    2. 9.2 デバイス命名規則
    3. 9.3 マーキング
    4. 9.4 ツールとソフトウェア
    5. 9.5 ドキュメントのサポート
    6. 9.6 サポート・リソース
    7. 9.7 商標
    8. 9.8 静電気放電に関する注意事項
    9. 9.9 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

5.2 ピン属性

表 5-1 ピン属性
信号名 多重化位置 100 PZ 80 PN 64 PMQ 64 PM 48 PT ピンの種類 説明
アナログ
A0 23 19 15 15 11 I ADC-A 入力 0
B15 I ADC-B 入力 15
C15 I ADC-C 入力 15
CMP3_HP2 I CMPSS-3 ハイ・コンパレータ正入力 2
CMP3_LP2 I CMPSS-3 ロー・コンパレータ正入力 2
DACA_OUT O バッファ付き DAC-A 出力。
AIO231 0、4、8、12 I デジタル入力 231 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A1 22 18 14 14 10 I ADC-A 入力 1
B7 I ADC-B 入力 7
CMP1_HP4 I CMPSS-1 ハイ・コンパレータ正入力 4
CMP1_LP4 I CMPSS-1 ロー・コンパレータ正入力 4
DACB_OUT O バッファ付き DAC-B 出力。
AIO232 0、4、8、12 I デジタル入力 232 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A2 17 13 9 9 6 I ADC-A 入力 2
B6 I ADC-B 入力 6
C9 I ADC-C 入力 9
CMP1_HP0 I CMPSS-1 ハイ・コンパレータ正入力 0
CMP1_LP0 I CMPSS-1 ロー・コンパレータ正入力 0
AIO224 0、4、8、12 I デジタル入力 224 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A3 18 I ADC-A 入力 3
CMP3_HP5 I CMPSS-3 ハイ・コンパレータ正入力 5
CMP3_LP5 I CMPSS-3 ロー・コンパレータ正入力 5
AIO229 0、4、8、12 I デジタル入力 229 に使用されるアナログ・ピン
A3 12 8 8 5 I ADC-A 入力 3
CMP3_HP5 I CMPSS-3 ハイ・コンパレータ正入力 5
CMP3_LP5 I CMPSS-3 ロー・コンパレータ正入力 5
A4 36 27 23 23 19 I ADC-A 入力 4
B8 I ADC-B 入力 8
CMP2_HP0 I CMPSS-2 ハイ・コンパレータ正入力 0
CMP2_LP0 I CMPSS-2 ロー・コンパレータ正入力 0
AIO225 0、4、8、12 I デジタル入力 225 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A5 35 I ADC-A 入力 5
CMP2_HP5 I CMPSS-2 ハイ・コンパレータ正入力 5
CMP2_LP5 I CMPSS-2 ロー・コンパレータ正入力 5
AIO249 0、4、8、12 I デジタル入力 249 に使用されるアナログ・ピン
A5 17 13 13 9 I ADC-A 入力 5
CMP2_HP5 I CMPSS-2 ハイ・コンパレータ正入力 5
CMP2_LP5 I CMPSS-2 ロー・コンパレータ正入力 5
A6 14 10 6 6 4 I ADC-A 入力 6
CMP1_HP2 I CMPSS-1 ハイ・コンパレータ正入力 2
CMP1_LP2 I CMPSS-1 ロー・コンパレータ正入力 2
AIO228 0、4、8、12 I デジタル入力 228 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A8 37 I ADC-A 入力 8
CMP4_HP4 I CMPSS-4 ハイ・コンパレータ正入力 4
CMP4_LP4 I CMPSS-4 ロー・コンパレータ正入力 4
AIO240 0、4、8、12 I デジタル入力 240 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A8 24 20 20 16 I ADC-A 入力 8
CMP4_HP4 I CMPSS-4 ハイ・コンパレータ正入力 4
CMP4_LP4 I CMPSS-4 ロー・コンパレータ正入力 4
AIO241 0、4、8、12 I デジタル入力 241 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A9 38 28 24 24 20 I ADC-A 入力 9
CMP2_HP2 I CMPSS-2 ハイ・コンパレータ正入力 2
CMP2_LP2 I CMPSS-2 ロー・コンパレータ正入力 2
AIO227 0、4、8、12 I デジタル入力 227 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A10 40 29 25 25 21 I ADC-A 入力 10
B1 I ADC-B 入力 1
C10 I ADC-C 入力 10
CMP2_HN0 I CMPSS-2 ハイ・コンパレータ負入力 0
CMP2_HP3 I CMPSS-2 ハイ・コンパレータ正入力 3
CMP2_LN0 I CMPSS-2 ロー・コンパレータ負入力 0
CMP2_LP3 I CMPSS-2 ロー・コンパレータ正入力 3
AIO230 0、4、8、12 I デジタル入力 230 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A11 20 16 12 12 8 I ADC-A 入力 11
B10 I ADC-B 入力 10
C0 I ADC-C 入力 0
CMP1_HN1 I CMPSS-1 ハイ・コンパレータ負入力 1
CMP1_HP1 I CMPSS-1 ハイ・コンパレータ正入力 1
CMP1_LN1 I CMPSS-1 ロー・コンパレータ負入力 1
CMP1_LP1 I CMPSS-1 ロー・コンパレータ正入力 1
AIO237 0、4、8、12 I デジタル入力 237 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A12 28 22 18 18 14 I ADC-A 入力 12
CMP2_HN1 I CMPSS-2 ハイ・コンパレータ負入力 1
CMP2_HP1 I CMPSS-2 ハイ・コンパレータ正入力 1
CMP2_LN1 I CMPSS-2 ロー・コンパレータ負入力 1
CMP2_LP1 I CMPSS-2 ロー・コンパレータ正入力 1
AIO238 0、4、8、12 I デジタル入力 238 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A14 19 15 11 11 I ADC-A 入力 14
B14 I ADC-B 入力 14
C4 I ADC-C 入力 4
CMP3_HP4 I CMPSS-3 ハイ・コンパレータ正入力 4
CMP3_LP4 I CMPSS-3 ロー・コンパレータ正入力 4
AIO239 0、4、8、12 I デジタル入力 239 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A15 14 10 10 7 I ADC-A 入力 15
CMP1_HN0 I CMPSS-1 ハイ・コンパレータ負入力 0
CMP1_HP3 I CMPSS-1 ハイ・コンパレータ正入力 3
CMP1_LN0 I CMPSS-1 ロー・コンパレータ負入力 0
CMP1_LP3 I CMPSS-1 ロー・コンパレータ正入力 3
AIO233 0、4、8、12 I デジタル入力 233 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
B0 41 I ADC-B 入力 0
C11 I ADC-C 入力 11
CMP2_HP4 I CMPSS-2 ハイ・コンパレータ正入力 4
CMP2_LP4 I CMPSS-2 ロー・コンパレータ正入力 4
AIO253 0、4、8、12 I デジタル入力 253 に使用されるアナログ・ピン
B0 24 20 20 16 I ADC-B 入力 0
C11 I ADC-C 入力 11
CMP2_HP4 I CMPSS-2 ハイ・コンパレータ正入力 4
CMP2_LP4 I CMPSS-2 ロー・コンパレータ正入力 4
B2 15 11 7 7 4 I ADC-B 入力 2
C6 I ADC-C 入力 6
CMP3_HP0 I CMPSS-3 ハイ・コンパレータ正入力 0
CMP3_LP0 I CMPSS-3 ロー・コンパレータ正入力 0
AIO226 0、4、8、12 I デジタル入力 226 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
B3 16 12 8 8 5 I ADC-B 入力 3
CMP3_HN0 I CMPSS-3 ハイ・コンパレータ負入力 0
CMP3_HP3 I CMPSS-3 ハイ・コンパレータ正入力 3
CMP3_LN0 I CMPSS-3 ロー・コンパレータ負入力 0
CMP3_LP3 I CMPSS-3 ロー・コンパレータ正入力 3
VDAC I オンチップ DAC の外部リファレンス電圧 (オプション)。
AIO242 0、4、8、12 I デジタル入力 242 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
B4 39 28 24 24 20 I ADC-B 入力 4
C8 I ADC-C 入力 8
CMP4_HP0 I CMPSS-4 ハイ・コンパレータ正入力 0
CMP4_LP0 I CMPSS-4 ロー・コンパレータ正入力 0
AIO236 0、4、8、12 I デジタル入力 236 に使用されるアナログ・ピン
B5 32 I ADC-B 入力 5
CMP1_HP5 I CMPSS-1 ハイ・コンパレータ正入力 5
CMP1_LP5 I CMPSS-1 ロー・コンパレータ正入力 5
AIO252 0、4、8、12 I デジタル入力 252 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
B5 48 33 I ADC-B 入力 5
CMP1_HP5 I CMPSS-1 ハイ・コンパレータ正入力 5
CMP1_LP5 I CMPSS-1 ロー・コンパレータ正入力 5
GPIO20 I/O 汎用入出力 20。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
B11 30 I ADC-B 入力 11
CMP4_HP5 I CMPSS-4 ハイ・コンパレータ正入力 5
CMP4_LP5 I CMPSS-4 ロー・コンパレータ正入力 5
AIO251 0、4、8、12 I デジタル入力 251 に使用されるアナログ・ピン
B11 49 34 I ADC-B 入力 11
CMP4_HP5 I CMPSS-4 ハイ・コンパレータ正入力 5
CMP4_LP5 I CMPSS-4 ロー・コンパレータ正入力 5
GPIO21 I/O 汎用入出力 21。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
C1 29 22 18 18 14 I ADC-C 入力 1
CMP4_HP2 I CMPSS-4 ハイ・コンパレータ正入力 2
CMP4_LP2 I CMPSS-4 ロー・コンパレータ正入力 2
AIO248 0、4、8、12 I デジタル入力 248 に使用されるアナログ・ピン
AIO248 29 22 18 18 14 I デジタル入力 248 に使用されるアナログ・ピン
B12 21 17 13 13 9 I ADC-B 入力 12
C2 I ADC-C 入力 2
CMP3_HN1 I CMPSS-3 ハイ・コンパレータ負入力 1
CMP3_HP1 I CMPSS-3 ハイ・コンパレータ正入力 1
CMP3_LN1 I CMPSS-3 ロー・コンパレータ負入力 1
CMP3_LP1 I CMPSS-3 ロー・コンパレータ正入力 1
AIO244 0、4、8、12 I デジタル入力 244 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A7 31 23 19 19 15 I ADC-A 入力 7
C3 I ADC-C 入力 3
CMP4_HN1 I CMPSS-4 ハイ・コンパレータ負入力 1
CMP4_HP1 I CMPSS-4 ハイ・コンパレータ正入力 1
CMP4_LN1 I CMPSS-4 ロー・コンパレータ負入力 1
CMP4_LP1 I CMPSS-4 ロー・コンパレータ正入力 1
AIO245 0、4、8、12 I デジタル入力 245 に使用されるアナログ・ピン。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
C5 28 12 8 8 5 I ADC-C 入力 5
B9 18 14 10 10 7 I ADC-B 入力 9
C7 I ADC-C 入力 7
C14 42 I ADC-C 入力 14
CMP4_HN0 I CMPSS-4 ハイ・コンパレータ負入力 0
CMP4_HP3 I CMPSS-4 ハイ・コンパレータ正入力 3
CMP4_LN0 I CMPSS-4 ロー・コンパレータ負入力 0
CMP4_LP3 I CMPSS-4 ロー・コンパレータ正入力 3
AIO247 0、4、8、12 I デジタル入力 247 に使用されるアナログ・ピン
C14 27 23 23 19 I ADC-C 入力 14
CMP4_HN0 I CMPSS-4 ハイ・コンパレータ負入力 0
CMP4_HP3 I CMPSS-4 ハイ・コンパレータ正入力 3
CMP4_LN0 I CMPSS-4 ロー・コンパレータ負入力 0
CMP4_LP3 I CMPSS-4 ロー・コンパレータ正入力 3
VREFHI 24、25 20 16 16 12 I ADC の高い基準電圧。外部リファレンス・モードでは、高い側のリファレンス電圧を外部からこのピンに印加する。内部リファレンス・モードでは、デバイスによってこのピンに電圧が駆動される。いずれのモードでも、2.2μF 以上のコンデンサをこのピンに配置する。このコンデンサは、VREFHI ピンと VREFLO ピンの間で、できるだけデバイスに近い場所に配置する必要がある。
VREFLO 26、27 21 17 17 13 I ADC の低い基準電圧
GPIO
AIO231 0、4、8、12 23 19 15 15 11 I デジタル入力 231 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD1_C1 2 I SDFM-1 チャネル 1 クロック入力
HIC_BASESEL1 15 I HIC ベース・アドレス範囲選択 1
AIO232 0、4、8、12 22 18 14 14 10 I デジタル入力 232 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD1_D4 2 I SDFM-1 チャネル 4 データ入力
HIC_BASESEL0 15 I HIC ベース・アドレス範囲選択 0
AIO224 0、4、8、12 17 13 9 9 6 I デジタル入力 224 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD2_D3 2 I SDFM-2 チャネル 3 データ入力
HIC_A3 15 I HIC アドレス 3
AIO225 0、4、8、12 36 27 23 23 19 I デジタル入力 225 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD2_C2 2 I SDFM-2 チャネル 2 クロック入力
HIC_NWE 15 I ホストからの HIC データ書き込みイネーブル
AIO228 0、4、8、12 14 10 6 6 4 I デジタル入力 228 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD2_C1 2 I SDFM-2 チャネル 1 クロック入力
HIC_A0 15 I HIC アドレス 0
AIO240 0、4、8、12 37 I デジタル入力 240 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD2_C1 2 I SDFM-2 チャネル 1 クロック入力
HIC_NBE1 15 I HIC バイト・イネーブル 1
AIO241 0、4、8、12 24 20 20 16 I デジタル入力 241 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD2_C1 2 I SDFM-2 チャネル 1 クロック入力
HIC_NBE1 15 I HIC バイト・イネーブル 1
AIO227 0、4、8、12 38 28 24 24 20 I デジタル入力 227 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD1_C3 2 I SDFM-1 チャネル 3 クロック入力
HIC_NBE0 15 I HIC バイト・イネーブル 0
AIO230 0、4、8、12 40 29 25 25 21 I デジタル入力 230 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD1_C4 2 I SDFM-1 チャネル 4 クロック入力
HIC_BASESEL2 15 I HIC ベース・アドレス範囲選択 2
AIO237 0、4、8、12 20 16 12 12 8 I デジタル入力 237 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD1_D2 2 I SDFM-1 チャネル 2 データ入力
HIC_A6 15 I HIC アドレス 6
AIO238 0、4、8、12 28 22 18 18 14 I デジタル入力 238 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD2_C3 2 I SDFM-2 チャネル 3 クロック入力
HIC_NCS 15 I HIC チップ・セレクト入力
AIO239 0、4、8、12 19 15 11 11 I デジタル入力 239 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD1_D1 2 I SDFM-1 チャネル 1 データ入力
HIC_A5 15 I HIC アドレス 5
AIO233 0、4、8、12 14 10 10 7 I デジタル入力 233 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD2_D1 2 I SDFM-2 チャネル 1 データ入力
HIC_A4 15 I HIC アドレス 4
AIO226 0、4、8、12 15 11 7 7 4 I デジタル入力 226 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD2_D4 2 I SDFM-2 チャネル 4 データ入力
HIC_A1 15 I HIC アドレス 1
AIO242 0、4、8、12 16 12 8 8 5 I デジタル入力 242 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD2_D2 2 I SDFM-2 チャネル 2 データ入力
HIC_A2 15 I HIC アドレス 2
AIO252 0、4、8、12 32 I デジタル入力 252 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD2_C4 2 I SDFM-2 チャネル 4 クロック入力
AIO244 0、4、8、12 21 17 13 13 9 I デジタル入力 244 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD1_D3 2 I SDFM-1 チャネル 3 データ入力
HIC_A7 15 I HIC アドレス 7
AIO245 0、4、8、12 31 23 19 19 15 I デジタル入力 245 に使用されるアナログ・ピン。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SD1_C2 2 I SDFM-1 チャネル 2 クロック入力
HIC_NOE 15 O データ・バスの HIC 出力イネーブル
GPIO0 0、4、8、12 79 63 52 52 42 I/O 汎用入出力 0
EPWM1_A 1 O ePWM-1 出力 A
I2CA_SDA 6 I/OD I2C-A オープン・ドレイン双方向データ
SPIA_STE 7 I/O SPI-A スレーブ送信イネーブル (STE)
FSIRXA_CLK 9 I FSIRX-A 入力クロック
MCAN_RX 10 I CAN/CAN FD 受信
CLB_OUTPUTXBAR8 11 O CLB 出力クロスバー出力 8
EQEP1_INDEX 13 I/O eQEP-1 インデックス
HIC_D7 14 I/O HIC データ 7
HIC_BASESEL1 15 I HIC ベース・アドレス範囲選択 1
GPIO1 0、4、8、12 78 62 51 51 41 I/O 汎用入出力 1
EPWM1_B 1 O ePWM-1 出力 B
I2CA_SCL 6 I/OD I2C-A オープン・ドレイン双方向クロック
SPIA_SOMI 7 I/O SPI-A スレーブ出力、マスタ入力 (SOMI)
MCAN_TX 10 O CAN/CAN FD 送信
CLB_OUTPUTXBAR7 11 O CLB 出力クロスバー出力 7
HIC_A2 13 I HIC アドレス 2
FSITXA_TDM_D1 14 I FSITX-A 時分割多重化された追加データ入力
HIC_D10 15 I/O HIC データ 10
GPIO2 0、4、8、12 77 61 50 50 40 I/O 汎用入出力 2
EPWM2_A 1 O ePWM-2 出力 A
OUTPUTXBAR1 5 O 出力クロスバー出力 1
PMBUSA_SDA 6 I/OD PMBus-A オープン・ドレイン双方向データ
SPIA_SIMO 7 I/O SPI-A スレーブ入力、マスタ出力 (SIMO)
SCIA_TX 9 O SCI-A 送信データ
FSIRXA_D1 10 I FSIRX-A オプションの追加データ入力
I2CB_SDA 11 I/OD I2C-B オープン・ドレイン双方向データ
HIC_A1 13 I HIC アドレス 1
CANA_TX 14 O CAN-A 送信
HIC_D9 15 I/O HIC データ 9
GPIO3 0、4、8、12 76 60 49 49 39 I/O 汎用入出力 3
EPWM2_B 1 O ePWM-2 出力 B
OUTPUTXBAR2 2、5 O 出力クロスバー出力 2
PMBUSA_SCL 6 I/OD PMBus-A オープン・ドレイン双方向クロック
SPIA_CLK 7 I/O SPI-A クロック
SCIA_RX 9 I SCI-A 受信データ
FSIRXA_D0 10 I FSIRX-A 1 次データ入力
I2CB_SCL 11 I/OD I2C-B オープン・ドレイン双方向クロック
HIC_NOE 13 O データ・バスの HIC 出力イネーブル
CANA_RX 14 I CAN-A 受信
HIC_D4 15 I/O HIC データ 4
GPIO4 0、4、8、12 75 59 48 48 38 I/O 汎用入出力 4
EPWM3_A 1 O ePWM-3 出力 A
MCAN_TX 3 O CAN/CAN FD 送信
OUTPUTXBAR3 5 O 出力クロスバー出力 3
CANA_TX 6 O CAN-A 送信
SPIB_CLK 7 I/O SPI-B クロック
EQEP2_STROBE 9 I/O eQEP-2 ストローブ
FSIRXA_CLK 10 I FSIRX-A 入力クロック
CLB_OUTPUTXBAR6 11 O CLB 出力クロスバー出力 6
HIC_BASESEL2 13 I HIC ベース・アドレス範囲選択 2
HIC_NWE 15 I ホストからの HIC データ書き込みイネーブル
GPIO5 0、4、8、12 89 74 61 61 47 I/O 汎用入出力 5
EPWM3_B 1 O ePWM-3 出力 B
OUTPUTXBAR3 3 O 出力クロスバー出力 3
MCAN_RX 5 I CAN/CAN FD 受信
CANA_RX 6 I CAN-A 受信
SPIA_STE 7 I/O SPI-A スレーブ送信イネーブル (STE)
FSITXA_D1 9 O FSITX-A オプションの追加データ出力
CLB_OUTPUTXBAR5 10 O CLB 出力クロスバー出力 5
HIC_A7 13 I HIC アドレス 7
HIC_D4 14 I/O HIC データ 4
HIC_D15 15 I/O HIC データ 15
GPIO6 0、4、8、12 97 80 64 64 48 I/O 汎用入出力 6
EPWM4_A 1 O ePWM-4 出力 A
OUTPUTXBAR4 2 O 出力クロスバー出力 4
SYNCOUT 3 O 外部 ePWM 同期パルス
EQEP1_A 5 I eQEP-1 入力 A
SPIB_SOMI 7 I/O SPI-B スレーブ出力、マスタ入力 (SOMI)
FSITXA_D0 9 O FSITX-A 1 次データ出力
FSITXA_D1 11 O FSITX-A オプションの追加データ出力
HIC_NBE1 13 I HIC バイト・イネーブル 1
CLB_OUTPUTXBAR8 14 O CLB 出力クロスバー出力 8
HIC_D14 15 I/O HIC データ 14
GPIO7 0、4、8、12 84 68 57 57 43 I/O 汎用入出力 7
EPWM4_B 1 O ePWM-4 出力 B
OUTPUTXBAR5 3 O 出力クロスバー出力 5
EQEP1_B 5 I eQEP-1 入力 B
SPIB_SIMO 7 I/O SPI-B スレーブ入力、マスタ出力 (SIMO)
FSITXA_CLK 9 O FSITX-A 出力クロック
CLB_OUTPUTXBAR2 10 O CLB 出力クロスバー出力 2
HIC_A6 13 I HIC アドレス 6
HIC_D14 15 I/O HIC データ 14
GPIO8 0、4、8、12 74 58 47 47 I/O 汎用入出力 8
EPWM5_A 1 O ePWM-5 出力 A
ADCSOCAO 3 O 外部 ADC 用の ADC 変換開始 A
EQEP1_STROBE 5 I/O eQEP-1 ストローブ
SCIA_TX 6 O SCI-A 送信データ
SPIA_SIMO 7 I/O SPI-A スレーブ入力、マスタ出力 (SIMO)
I2CA_SCL 9 I/OD I2C-A オープン・ドレイン双方向クロック
FSITXA_D1 10 O FSITX-A オプションの追加データ出力
CLB_OUTPUTXBAR5 11 O CLB 出力クロスバー出力 5
HIC_A0 13 I HIC アドレス 0
FSITXA_TDM_CLK 14 I FSITX-A 時分割多重化されたクロック入力
HIC_D8 15 I/O HIC データ 8
GPIO9 0、4、8、12 90 75 62 62 I/O 汎用入出力 9
EPWM5_B 1 O ePWM-5 出力 B
SCIB_TX 2 O SCI-B 送信データ
OUTPUTXBAR6 3 O 出力クロスバー出力 6
EQEP1_INDEX 5 I/O eQEP-1 インデックス
SCIA_RX 6 I SCI-A 受信データ
SPIA_CLK 7 I/O SPI-A クロック
FSITXA_D0 10 O FSITX-A 1 次データ出力
LINB_RX 11 I LIN-B 受信
HIC_BASESEL0 13 I HIC ベース・アドレス範囲選択 0
I2CB_SCL 14 I/OD I2C-B オープン・ドレイン双方向クロック
HIC_NRDY 15 O デバイスからホストへの HIC レディ
GPIO10 0、4、8、12 93 76 63 63 I/O 汎用入出力 10
EPWM6_A 1 O ePWM-6 出力 A
ADCSOCBO 3 O 外部 ADC 用の ADC 変換開始 B
EQEP1_A 5 I eQEP-1 入力 A
SCIB_TX 6 O SCI-B 送信データ
SPIA_SOMI 7 I/O SPI-A スレーブ出力、マスタ入力 (SOMI)
I2CA_SDA 9 I/OD I2C-A オープン・ドレイン双方向データ
FSITXA_CLK 10 O FSITX-A 出力クロック
LINB_TX 11 O LIN-B 送信
HIC_NWE 13 I ホストからの HIC データ書き込みイネーブル
FSITXA_TDM_D0 14 I FSITX-A 時分割多重化されたデータ入力
CLB_OUTPUTXBAR4 15 O CLB 出力クロスバー出力 4
GPIO11 0、4、8、12 52 37 31 31 I/O 汎用入出力 11
EPWM6_B 1 O ePWM-6 出力 B
OUTPUTXBAR7 3 O 出力クロスバー出力 7
EQEP1_B 5 I eQEP-1 入力 B
SCIB_RX 6 I SCI-B 受信データ
SPIA_STE 7 I/O SPI-A スレーブ送信イネーブル (STE)
FSIRXA_D1 9 I FSIRX-A オプションの追加データ入力
LINB_RX 10 I LIN-B 受信
EQEP2_A 11 I eQEP-2 入力 A
SPIA_SIMO 13 I/O SPI-A スレーブ入力、マスタ出力 (SIMO)
HIC_D6 14 I/O HIC データ 6
HIC_NBE0 15 I HIC バイト・イネーブル 0
GPIO12 0、4、8、12 51 36 30 30 I/O 汎用入出力 12
EPWM7_A 1 O ePWM-7 出力 A
MCAN_RX 3 I CAN/CAN FD 受信
EQEP1_STROBE 5 I/O eQEP-1 ストローブ
SCIB_TX 6 O SCI-B 送信データ
PMBUSA_CTL 7 I/O PMBus-A 制御信号 - スレーブ入力 / マスタ出力
FSIRXA_D0 9 I FSIRX-A 1 次データ入力
LINB_TX 10 O LIN-B 送信
SPIA_CLK 11 I/O SPI-A クロック
CANA_RX 13 I CAN-A 受信
HIC_D13 14 I/O HIC データ 13
HIC_INT 15 O ホストへの HIC デバイス割り込み
GPIO13 0、4、8、12 50 35 29 29 I/O 汎用入出力 13
EPWM7_B 1 O ePWM-7 出力 B
MCAN_TX 3 O CAN/CAN FD 送信
EQEP1_INDEX 5 I/O eQEP-1 インデックス
SCIB_RX 6 I SCI-B 受信データ
PMBUSA_ALERT 7 I/OD PMBus-A オープン・ドレイン双方向アラート信号
FSIRXA_CLK 9 I FSIRX-A 入力クロック
LINB_RX 10 I LIN-B 受信
SPIA_SOMI 11 I/O SPI-A スレーブ出力、マスタ入力 (SOMI)
CANA_TX 13 O CAN-A 送信
HIC_D11 14 I/O HIC データ 11
HIC_D5 15 I/O HIC データ 5
GPIO14 0、4、8、12 96 79 I/O 汎用入出力 14
EPWM8_A 1 O ePWM-8 出力 A
SCIB_TX 2 O SCI-B 送信データ
I2CB_SDA 5 I/OD I2C-B オープン・ドレイン双方向データ
OUTPUTXBAR3 6 O 出力クロスバー出力 3
PMBUSA_SDA 7 I/OD PMBus-A オープン・ドレイン双方向データ
SPIB_CLK 9 I/O SPI-B クロック
EQEP2_A 10 I eQEP-2 入力 A
LINB_TX 11 O LIN-B 送信
EPWM3_A 13 O ePWM-3 出力 A
CLB_OUTPUTXBAR7 14 O CLB 出力クロスバー出力 7
HIC_D15 15 I/O HIC データ 15
GPIO15 0、4、8、12 95 78 I/O 汎用入出力 15
EPWM8_B 1 O ePWM-8 出力 B
SCIB_RX 2 I SCI-B 受信データ
I2CB_SCL 5 I/OD I2C-B オープン・ドレイン双方向クロック
OUTPUTXBAR4 6 O 出力クロスバー出力 4
PMBUSA_SCL 7 I/OD PMBus-A オープン・ドレイン双方向クロック
SPIB_STE 9 I/O SPI-B スレーブ送信イネーブル (STE)
EQEP2_B 10 I eQEP-2 入力 B
LINB_RX 11 I LIN-B 受信
EPWM3_B 13 O ePWM-3 出力 B
CLB_OUTPUTXBAR6 14 O CLB 出力クロスバー出力 6
HIC_D12 15 I/O HIC データ 12
GPIO16 0、4、8、12 54 39 33 33 26 I/O 汎用入出力 16
SPIA_SIMO 1 I/O SPI-A スレーブ入力、マスタ出力 (SIMO)
OUTPUTXBAR7 3 O 出力クロスバー出力 7
EPWM5_A 5 O ePWM-5 出力 A
SCIA_TX 6 O SCI-A 送信データ
SD1_D1 7 I SDFM-1 チャネル 1 データ入力
EQEP1_STROBE 9 I/O eQEP-1 ストローブ
PMBUSA_SCL 10 I/OD PMBus-A オープン・ドレイン双方向クロック
XCLKOUT 11 O 外部クロック出力。このピンは、デバイス内のクロック信号の中から選択されたものを分周した信号を出力する。
EQEP2_B 13 I eQEP-2 入力 B
SPIB_SOMI 14 I/O SPI-B スレーブ出力、マスタ入力 (SOMI)
HIC_D1 15 I/O HIC データ 1
GPIO17 0、4、8、12 55 40 34 34 I/O 汎用入出力 17
SPIA_SOMI 1 I/O SPI-A スレーブ出力、マスタ入力 (SOMI)
OUTPUTXBAR8 3 O 出力クロスバー出力 8
EPWM5_B 5 O ePWM-5 出力 B
SCIA_RX 6 I SCI-A 受信データ
SD1_C1 7 I SDFM-1 チャネル 1 クロック入力
EQEP1_INDEX 9 I/O eQEP-1 インデックス
PMBUSA_SDA 10 I/OD PMBus-A オープン・ドレイン双方向データ
CANA_TX 11 O CAN-A 送信
HIC_D2 15 I/O HIC データ 2
GPIO18 0、4、8、12 68 50 41 41 33 I/O 汎用入出力 18
SPIA_CLK 1 I/O SPI-A クロック
SCIB_TX 2 O SCI-B 送信データ
CANA_RX 3 I CAN-A 受信
EPWM6_A 5 O ePWM-6 出力 A
I2CA_SCL 6 I/OD I2C-A オープン・ドレイン双方向クロック
SD1_D2 7 I SDFM-1 チャネル 2 データ入力
EQEP2_A 9 I eQEP-2 入力 A
PMBUSA_CTL 10 I/O PMBus-A 制御信号 - スレーブ入力 / マスタ出力
XCLKOUT 11 O 外部クロック出力。このピンは、デバイス内のクロック信号の中から選択されたものを分周した信号を出力する。
LINB_TX 13 O LIN-B 送信
FSITXA_TDM_CLK 14 I FSITX-A 時分割多重化されたクロック入力
HIC_INT 15 O ホストへの HIC デバイス割り込み
X2 ALT I/O 水晶発振器出力。
GPIO19 0、4、8、12 69 51 42 42 34 I/O 汎用入出力 19
SPIA_STE 1 I/O SPI-A スレーブ送信イネーブル (STE)
SCIB_RX 2 I SCI-B 受信データ
CANA_TX 3 O CAN-A 送信
EPWM6_B 5 O ePWM-6 出力 B
I2CA_SDA 6 I/OD I2C-A オープン・ドレイン双方向データ
SD1_C2 7 I SDFM-1 チャネル 2 クロック入力
EQEP2_B 9 I eQEP-2 入力 B
PMBUSA_ALERT 10 I/OD PMBus-A オープン・ドレイン双方向アラート信号
CLB_OUTPUTXBAR1 11 O CLB 出力クロスバー出力 1
LINB_RX 13 I LIN-B 受信
FSITXA_TDM_D0 14 I FSITX-A 時分割多重化されたデータ入力
HIC_NBE0 15 I HIC バイト・イネーブル 0
X1 ALT I/O 水晶発振器入力またはシングルエンド・クロック入力。水晶発振器をイネーブルにする前に、デバイス初期化ソフトウェアでこのピンを設定する必要がある。この発振器を使用するには、X1 と X2 の間に水晶振動子を接続する必要がある。このピンを使って、シングルエンドの 3.3V レベル・クロックを供給することもできる。使用法の詳細については、「XTAL」セクションを参照。
GPIO20 0、4、8、12 48 33 I/O 汎用入出力 20。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
EQEP1_A 1 I eQEP-1 入力 A
SPIB_SIMO 6 I/O SPI-B スレーブ入力、マスタ出力 (SIMO)
SD1_D3 7 I SDFM-1 チャネル 3 データ入力
MCAN_TX 9 O CAN/CAN FD 送信
GPIO21 0、4、8、12 49 34 I/O 汎用入出力 21。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
EQEP1_B 1 I eQEP-1 入力 B
SPIB_SOMI 6 I/O SPI-B スレーブ出力、マスタ入力 (SOMI)
SD1_C3 7 I SDFM-1 チャネル 3 クロック入力
MCAN_RX 9 I CAN/CAN FD 受信
GPIO22 0、4、8、12 83 67 56 56 I/O 汎用入出力 22
EQEP1_STROBE 1 I/O eQEP-1 ストローブ
SCIB_TX 3 O SCI-B 送信データ
SPIB_CLK 6 I/O SPI-B クロック
SD1_D4 7 I SDFM-1 チャネル 4 データ入力
LINA_TX 9 O LIN-A 送信
CLB_OUTPUTXBAR1 10 O CLB 出力クロスバー出力 1
LINB_TX 11 O LIN-B 送信
HIC_A5 13 I HIC アドレス 5
EPWM4_A 14 O ePWM-4 出力 A
HIC_D13 15 I/O HIC データ 13
GPIO23 0、4、8、12 81 65 54 54 I/O 汎用入出力 23
EQEP1_INDEX 1 I/O eQEP-1 インデックス
SCIB_RX 3 I SCI-B 受信データ
SPIB_STE 6 I/O SPI-B スレーブ送信イネーブル (STE)
SD1_C4 7 I SDFM-1 チャネル 4 クロック入力
LINA_RX 9 I LIN-A 受信
CLB_OUTPUTXBAR3 10 O CLB 出力クロスバー出力 3
LINB_RX 11 I LIN-B 受信
HIC_A3 13 I HIC アドレス 3
EPWM4_B 14 O ePWM-4 出力 B
HIC_D11 15 I/O HIC データ 11
GPIO24 0、4、8、12 56 41 35 35 27 I/O 汎用入出力 24
OUTPUTXBAR1 1 O 出力クロスバー出力 1
EQEP2_A 2 I eQEP-2 入力 A
EPWM8_A 5 O ePWM-8 出力 A
SPIB_SIMO 6 I/O SPI-B スレーブ入力、マスタ出力 (SIMO)
SD2_D1 7 I SDFM-2 チャネル 1 データ入力
LINB_TX 9 O LIN-B 送信
PMBUSA_SCL 10 I/OD PMBus-A オープン・ドレイン双方向クロック
SCIA_TX 11 O SCI-A 送信データ
ERRORSTS 13 O エラー・ステータス出力。外部プルダウンが必要。
HIC_D3 15 I/O HIC データ 3
GPIO25 0、4、8、12 57 42 I/O 汎用入出力 25
OUTPUTXBAR2 1 O 出力クロスバー出力 2
EQEP2_B 2 I eQEP-2 入力 B
EQEP1_A 5 I eQEP-1 入力 A
SPIB_SOMI 6 I/O SPI-B スレーブ出力、マスタ入力 (SOMI)
SD2_C1 7 I SDFM-2 チャネル 1 クロック入力
FSITXA_D1 9 O FSITX-A オプションの追加データ出力
PMBUSA_SDA 10 I/OD PMBus-A オープン・ドレイン双方向データ
SCIA_RX 11 I SCI-A 受信データ
HIC_BASESEL0 14 I HIC ベース・アドレス範囲選択 0
GPIO26 0、4、8、12 58 43 I/O 汎用入出力 26
OUTPUTXBAR3 1、5 O 出力クロスバー出力 3
EQEP2_INDEX 2 I/O eQEP-2 インデックス
SPIB_CLK 6 I/O SPI-B クロック
SD2_D2 7 I SDFM-2 チャネル 2 データ入力
FSITXA_D0 9 O FSITX-A 1 次データ出力
PMBUSA_CTL 10 I/O PMBus-A 制御信号 - スレーブ入力 / マスタ出力
I2CA_SDA 11 I/OD I2C-A オープン・ドレイン双方向データ
HIC_D0 14 I/O HIC データ 0
HIC_A1 15 I HIC アドレス 1
GPIO27 0、4、8、12 59 44 I/O 汎用入出力 27
OUTPUTXBAR4 1、5 O 出力クロスバー出力 4
EQEP2_STROBE 2 I/O eQEP-2 ストローブ
SPIB_STE 6 I/O SPI-B スレーブ送信イネーブル (STE)
SD2_C2 7 I SDFM-2 チャネル 2 クロック入力
FSITXA_CLK 9 O FSITX-A 出力クロック
PMBUSA_ALERT 10 I/OD PMBus-A オープン・ドレイン双方向アラート信号
I2CA_SCL 11 I/OD I2C-A オープン・ドレイン双方向クロック
HIC_D1 14 I/O HIC データ 1
HIC_A4 15 I HIC アドレス 4
GPIO28 0、4、8、12 1 4 2 2 2 I/O 汎用入出力 28
SCIA_RX 1 I SCI-A 受信データ
EPWM7_A 3 O ePWM-7 出力 A
OUTPUTXBAR5 5 O 出力クロスバー出力 5
EQEP1_A 6 I eQEP-1 入力 A
SD2_D3 7 I SDFM-2 チャネル 3 データ入力
EQEP2_STROBE 9 I/O eQEP-2 ストローブ
LINA_TX 10 O LIN-A 送信
SPIB_CLK 11 I/O SPI-B クロック
ERRORSTS 13 O エラー・ステータス出力。外部プルダウンが必要。
I2CB_SDA 14 I/OD I2C-B オープン・ドレイン双方向データ
HIC_NOE 15 O データ・バスの HIC 出力イネーブル
GPIO29 0、4、8、12 100 3 1 1 1 I/O 汎用入出力 29
SCIA_TX 1 O SCI-A 送信データ
EPWM7_B 3 O ePWM-7 出力 B
OUTPUTXBAR6 5 O 出力クロスバー出力 6
EQEP1_B 6 I eQEP-1 入力 B
SD2_C3 7 I SDFM-2 チャネル 3 クロック入力
EQEP2_INDEX 9 I/O eQEP-2 インデックス
LINA_RX 10 I LIN-A 受信
SPIB_STE 11 I/O SPI-B スレーブ送信イネーブル (STE)
ERRORSTS 13 O エラー・ステータス出力。外部プルダウンが必要。
I2CB_SCL 14 I/OD I2C-B オープン・ドレイン双方向クロック
HIC_NCS 15 I HIC チップ・セレクト入力
AUXCLKIN ALT I 補助クロック入力
GPIO30 0、4、8、12 98 1 I/O 汎用入出力 30
CANA_RX 1 I CAN-A 受信
SPIB_SIMO 3 I/O SPI-B スレーブ入力、マスタ出力 (SIMO)
OUTPUTXBAR7 5 O 出力クロスバー出力 7
EQEP1_STROBE 6 I/O eQEP-1 ストローブ
SD2_D4 7 I SDFM-2 チャネル 4 データ入力
FSIRXA_CLK 9 I FSIRX-A 入力クロック
MCAN_RX 10 I CAN/CAN FD 受信
EPWM1_A 11 O ePWM-1 出力 A
HIC_D8 14 I/O HIC データ 8
GPIO31 0、4、8、12 99 2 I/O 汎用入出力 31
CANA_TX 1 O CAN-A 送信
SPIB_SOMI 3 I/O SPI-B スレーブ出力、マスタ入力 (SOMI)
OUTPUTXBAR8 5 O 出力クロスバー出力 8
EQEP1_INDEX 6 I/O eQEP-1 インデックス
SD2_C4 7 I SDFM-2 チャネル 4 クロック入力
FSIRXA_D1 9 I FSIRX-A オプションの追加データ入力
MCAN_TX 10 O CAN/CAN FD 送信
EPWM1_B 11 O ePWM-1 出力 B
HIC_D10 14 I/O HIC データ 10
GPIO32 0、4、8、12 64 49 40 40 32 I/O 汎用入出力 32
I2CA_SDA 1 I/OD I2C-A オープン・ドレイン双方向データ
SPIB_CLK 3 I/O SPI-B クロック
EPWM8_B 5 O ePWM-8 出力 B
LINA_TX 6 O LIN-A 送信
SD1_D2 7 I SDFM-1 チャネル 2 データ入力
FSIRXA_D0 9 I FSIRX-A 1 次データ入力
CANA_TX 10 O CAN-A 送信
PMBUSA_SDA 11 I/OD PMBus-A オープン・ドレイン双方向データ
ADCSOCBO 13 O 外部 ADC 用の ADC 変換 B 開始
HIC_INT 15 O ホストへの HIC デバイス割り込み
GPIO33 0、4、8、12 53 38 32 32 25 I/O 汎用入出力 33
I2CA_SCL 1 I/OD I2C-A オープン・ドレイン双方向クロック
SPIB_STE 3 I/O SPI-B スレーブ送信イネーブル (STE)
OUTPUTXBAR4 5 O 出力クロスバー出力 4
LINA_RX 6 I LIN-A 受信
SD1_C2 7 I SDFM-1 チャネル 2 クロック入力
FSIRXA_CLK 9 I FSIRX-A 入力クロック
CANA_RX 10 I CAN-A 受信
EQEP2_B 11 I eQEP-2 入力 B
ADCSOCAO 13 O 外部 ADC 用の ADC 変換 A 開始
SD1_C1 14 I SDFM-1 チャネル 1 クロック入力
HIC_D0 15 I/O HIC データ 0
GPIO34 0、4、8、12 94 77 I/O 汎用入出力 34
OUTPUTXBAR1 1 O 出力クロスバー出力 1
PMBUSA_SDA 6 I/OD PMBus-A オープン・ドレイン双方向データ
HIC_NBE1 13 I HIC バイト・イネーブル 1
I2CB_SDA 14 I/OD I2C-B オープン・ドレイン双方向データ
HIC_D9 15 I/O HIC データ 9
GPIO35 0、4、8、12 63 48 39 39 31 I/O 汎用入出力 35
SCIA_RX 1 I SCI-A 受信データ
I2CA_SDA 3 I/OD I2C-A オープン・ドレイン双方向データ
CANA_RX 5 I CAN-A 受信
PMBUSA_SCL 6 I/OD PMBus-A オープン・ドレイン双方向クロック
LINA_RX 7 I LIN-A 受信
EQEP1_A 9 I eQEP-1 入力 A
PMBUSA_CTL 10 I/O PMBus-A 制御信号 - スレーブ入力 / マスタ出力
EPWM5_B 11 O ePWM-5 出力 B
SD2_C1 13 I SDFM-2 チャネル 1 クロック入力
HIC_NWE 14 I ホストからの HIC データ書き込みイネーブル
TDI 15 I JTAG テスト・データ入力 (TDI) - TDI は、このピンのデフォルトの多重化選択になっている。内部プルアップは、デフォルトでディセーブルになっている。このピンを JTAG TDI として使用する場合は、入力がフローティング入力にならないように、内部プルアップをイネーブルにするか、ボードに外部プルアップを追加する必要がある。
GPIO37 0、4、8、12 61 46 37 37 29 I/O 汎用入出力 37
OUTPUTXBAR2 1 O 出力クロスバー出力 2
I2CA_SCL 3 I/OD I2C-A オープン・ドレイン双方向クロック
SCIA_TX 5 O SCI-A 送信データ
CANA_TX 6 O CAN-A 送信
LINA_TX 7 O LIN-A 送信
EQEP1_B 9 I eQEP-1 入力 B
PMBUSA_ALERT 10 I/OD PMBus-A オープン・ドレイン双方向アラート信号
HIC_NRDY 14 O デバイスからホストへの HIC レディ
TDO 15 O JTAG テスト・データ出力 (TDO) - TDO は、このピンのデフォルトの多重化選択になっている。内部プルアップは、デフォルトでディセーブルになっている。JTAG アクティビティがない場合、TDO 機能はトライステート状態になり、このピンはフローティング状態のままになる。GPIO 入力がフローティングにならないように、内部プルアップをイネーブルにするか、または外部プルアップをボードに追加する必要がある。
GPIO39 0、4、8、12 56 46 I/O 汎用入出力 39
MCAN_RX 6 I CAN/CAN FD 受信
FSIRXA_CLK 7 I FSIRX-A 入力クロック
EQEP2_INDEX 9 I/O eQEP-2 インデックス
CLB_OUTPUTXBAR2 11 O CLB 出力クロスバー出力 2
SYNCOUT 13 O 外部 ePWM 同期パルス
EQEP1_INDEX 14 I/O eQEP-1 インデックス
HIC_D7 15 I/O HIC データ 7
GPIO40 0、4、8、12 80 64 53 53 I/O 汎用入出力 40
SPIB_SIMO 1 I/O SPI-B スレーブ入力、マスタ出力 (SIMO)
EPWM2_B 5 O ePWM-2 出力 B
PMBUSA_SDA 6 I/OD PMBus-A オープン・ドレイン双方向データ
FSIRXA_D0 7 I FSIRX-A 1 次データ入力
SCIB_TX 9 O SCI-B 送信データ
EQEP1_A 10 I eQEP-1 入力 A
LINB_TX 11 O LIN-B 送信
HIC_NBE1 14 I HIC バイト・イネーブル 1
HIC_D5 15 I/O HIC データ 5
GPIO41 0、4、8、12 82 66 55 55 I/O 汎用入出力 41
EPWM2_A 5 O ePWM-2 出力 A
PMBUSA_SCL 6 I/OD PMBus-A オープン・ドレイン双方向クロック
FSIRXA_D1 7 I FSIRX-A オプションの追加データ入力
SCIB_RX 9 I SCI-B 受信データ
EQEP1_B 10 I eQEP-1 入力 B
LINB_RX 11 I LIN-B 受信
HIC_A4 13 I HIC アドレス 4
SPIB_SOMI 14 I/O SPI-B スレーブ出力、マスタ入力 (SOMI)
HIC_D12 15 I/O HIC データ 12
GPIO42 0、4、8、12 57 I/O 汎用入出力 42
LINA_RX 2 I LIN-A 受信
OUTPUTXBAR5 3 O 出力クロスバー出力 5
PMBUSA_CTL 5 I/O PMBus-A 制御信号 - スレーブ入力 / マスタ出力
I2CA_SDA 6 I/OD I2C-A オープン・ドレイン双方向データ
EQEP1_STROBE 10 I/O eQEP-1 ストローブ
CLB_OUTPUTXBAR3 11 O CLB 出力クロスバー出力 3
HIC_D2 14 I/O HIC データ 2
HIC_A6 15 I HIC アドレス 6
GPIO43 0、4、8、12 54 I/O 汎用入出力 43
OUTPUTXBAR6 3 O 出力クロスバー出力 6
PMBUSA_ALERT 5、9 I/OD PMBus-A オープン・ドレイン双方向アラート信号
I2CA_SCL 6 I/OD I2C-A オープン・ドレイン双方向クロック
EQEP1_INDEX 10 I/O eQEP-1 インデックス
CLB_OUTPUTXBAR4 11 O CLB 出力クロスバー出力 4
SD2_D3 13 I SDFM-2 チャネル 3 データ入力
HIC_D3 14 I/O HIC データ 3
HIC_A7 15 I HIC アドレス 7
GPIO44 0、4、8、12 85 69 I/O 汎用入出力 44
OUTPUTXBAR7 3 O 出力クロスバー出力 7
EQEP1_A 5 I eQEP-1 入力 A
PMBUSA_SDA 6 I/OD PMBus-A オープン・ドレイン双方向データ
FSITXA_CLK 7 O FSITX-A 出力クロック
PMBUSA_CTL 9 I/O PMBus-A 制御信号 - スレーブ入力 / マスタ出力
CLB_OUTPUTXBAR3 10 O CLB 出力クロスバー出力 3
FSIRXA_D0 11 I FSIRX-A 1 次データ入力
HIC_D7 13 I/O HIC データ 7
LINB_TX 14 O LIN-B 送信
HIC_D5 15 I/O HIC データ 5
GPIO45 0、4、8、12 73 I/O 汎用入出力 45
OUTPUTXBAR8 3 O 出力クロスバー出力 8
FSITXA_D0 7 O FSITX-A 1 次データ出力
PMBUSA_ALERT 9 I/OD PMBus-A オープン・ドレイン双方向アラート信号
CLB_OUTPUTXBAR4 10 O CLB 出力クロスバー出力 4
SD2_C3 13 I SDFM-2 チャネル 3 クロック入力
HIC_D6 15 I/O HIC データ 6
GPIO46 0、4、8、12 6 I/O 汎用入出力 46
LINA_TX 3 O LIN-A 送信
MCAN_TX 5 O CAN/CAN FD 送信
FSITXA_D1 7 O FSITX-A オプションの追加データ出力
PMBUSA_SDA 9 I/OD PMBus-A オープン・ドレイン双方向データ
SD2_C4 13 I SDFM-2 チャネル 4 クロック入力
HIC_NWE 15 I ホストからの HIC データ書き込みイネーブル
GPIO47 0、4、8、12 6 I/O 汎用入出力 47
LINA_RX 3 I LIN-A 受信
MCAN_RX 5 I CAN/CAN FD 受信
CLB_OUTPUTXBAR2 7 O CLB 出力クロスバー出力 2
PMBUSA_SCL 9 I/OD PMBus-A オープン・ドレイン双方向クロック
SD2_D4 13 I SDFM-2 チャネル 4 データ入力
FSITXA_TDM_CLK 14 I FSITX-A 時分割多重化されたクロック入力
HIC_A6 15 I HIC アドレス 6
GPIO48 0、4、8、12 7 I/O 汎用入出力 48
OUTPUTXBAR3 1 O 出力クロスバー出力 3
CANA_TX 3 O CAN-A 送信
SCIA_TX 6 O SCI-A 送信データ
SD1_D1 7 I SDFM-1 チャネル 1 データ入力
PMBUSA_SDA 9 I/OD PMBus-A オープン・ドレイン双方向データ
HIC_A7 15 I HIC アドレス 7
GPIO49 0、4、8、12 8 I/O 汎用入出力 49
OUTPUTXBAR4 1 O 出力クロスバー出力 4
CANA_RX 3 I CAN-A 受信
SCIA_RX 6 I SCI-A 受信データ
SD1_C1 7 I SDFM-1 チャネル 1 クロック入力
LINA_RX 9 I LIN-A 受信
SD2_D1 13 I SDFM-2 チャネル 1 データ入力
FSITXA_D0 14 O FSITX-A 1 次データ出力
HIC_D2 15 I/O HIC データ 2
GPIO50 0、4、8、12 9 I/O 汎用入出力 50
EQEP1_A 1 I eQEP-1 入力 A
MCAN_TX 5 O CAN/CAN FD 送信
SPIB_SIMO 6 I/O SPI-B スレーブ入力、マスタ出力 (SIMO)
SD1_D2 7 I SDFM-1 チャネル 2 データ入力
I2CB_SDA 9 I/OD I2C-B オープン・ドレイン双方向データ
SD2_D2 13 I SDFM-2 チャネル 2 データ入力
FSITXA_D1 14 O FSITX-A オプションの追加データ出力
HIC_D3 15 I/O HIC データ 3
GPIO51 0、4、8、12 10 I/O 汎用入出力 51
EQEP1_B 1 I eQEP-1 入力 B
MCAN_RX 5 I CAN/CAN FD 受信
SPIB_SOMI 6 I/O SPI-B スレーブ出力、マスタ入力 (SOMI)
SD1_C2 7 I SDFM-1 チャネル 2 クロック入力
I2CB_SCL 9 I/OD I2C-B オープン・ドレイン双方向クロック
SD2_D3 13 I SDFM-2 チャネル 3 データ入力
FSITXA_CLK 14 O FSITX-A 出力クロック
HIC_D6 15 I/O HIC データ 6
GPIO52 0、4、8、12 11 I/O 汎用入出力 52
EQEP1_STROBE 1 I/O eQEP-1 ストローブ
CLB_OUTPUTXBAR5 5 O CLB 出力クロスバー出力 5
SPIB_CLK 6 I/O SPI-B クロック
SD1_D3 7 I SDFM-1 チャネル 3 データ入力
SYNCOUT 9 O 外部 ePWM 同期パルス
SD2_D4 13 I SDFM-2 チャネル 4 データ入力
FSIRXA_D0 14 I FSIRX-A 1 次データ入力
HIC_NWE 15 I ホストからの HIC データ書き込みイネーブル
GPIO53 0、4、8、12 12 I/O 汎用入出力 53
EQEP1_INDEX 1 I/O eQEP-1 インデックス
CLB_OUTPUTXBAR6 5 O CLB 出力クロスバー出力 6
SPIB_STE 6 I/O SPI-B スレーブ送信イネーブル (STE)
SD1_C3 7 I SDFM-1 チャネル 3 クロック入力
ADCSOCAO 9 O 外部 ADC 用の ADC 変換 A 開始
CANA_RX 10 I CAN-A 受信
SD1_C1 13 I SDFM-1 チャネル 1 クロック入力
FSIRXA_D1 14 I FSIRX-A オプションの追加データ入力
GPIO54 0、4、8、12 13 I/O 汎用入出力 54
SPIA_SIMO 1 I/O SPI-A スレーブ入力、マスタ出力 (SIMO)
EQEP2_A 5 I eQEP-2 入力 A
OUTPUTXBAR2 6 O 出力クロスバー出力 2
SD1_D4 7 I SDFM-1 チャネル 4 データ入力
ADCSOCBO 9 O 外部 ADC 用の ADC 変換 B 開始
LINB_TX 10 O LIN-B 送信
SD1_C2 13 I SDFM-1 チャネル 2 クロック入力
FSIRXA_CLK 14 I FSIRX-A 入力クロック
FSITXA_TDM_D1 15 I FSITX-A 時分割多重化された追加データ入力
GPIO55 0、4、8、12 43 I/O 汎用入出力 55
SPIA_SOMI 1 I/O SPI-A スレーブ出力、マスタ入力 (SOMI)
EQEP2_B 5 I eQEP-2 入力 B
OUTPUTXBAR3 6 O 出力クロスバー出力 3
SD1_C4 7 I SDFM-1 チャネル 4 クロック入力
ERRORSTS 9 O エラー・ステータス出力。外部プルダウンが必要。
LINB_RX 10 I LIN-B 受信
SD1_C3 13 I SDFM-1 チャネル 3 クロック入力
HIC_A0 15 I HIC アドレス 0
GPIO56 0、4、8、12 65 I/O 汎用入出力 56
SPIA_CLK 1 I/O SPI-A クロック
CLB_OUTPUTXBAR7 2 O CLB 出力クロスバー出力 7
MCAN_TX 3 O CAN/CAN FD 送信
EQEP2_STROBE 5 I/O eQEP-2 ストローブ
SCIB_TX 6 O SCI-B 送信データ
SD2_D1 7 I SDFM-2 チャネル 1 データ入力
SPIB_SIMO 9 I/O SPI-B スレーブ入力、マスタ出力 (SIMO)
I2CA_SDA 10 I/OD I2C-A オープン・ドレイン双方向データ
EQEP1_A 11 I eQEP-1 入力 A
SD1_C4 13 I SDFM-1 チャネル 4 クロック入力
FSIRXA_D1 14 I FSIRX-A オプションの追加データ入力
HIC_D6 15 I/O HIC データ 6
GPIO57 0、4、8、12 66 I/O 汎用入出力 57
SPIA_STE 1 I/O SPI-A スレーブ送信イネーブル (STE)
CLB_OUTPUTXBAR8 2 O CLB 出力クロスバー出力 8
MCAN_RX 3 I CAN/CAN FD 受信
EQEP2_INDEX 5 I/O eQEP-2 インデックス
SCIB_RX 6 I SCI-B 受信データ
SD2_C1 7 I SDFM-2 チャネル 1 クロック入力
SPIB_SOMI 9 I/O SPI-B スレーブ出力、マスタ入力 (SOMI)
I2CA_SCL 10 I/OD I2C-A オープン・ドレイン双方向クロック
EQEP1_B 11 I eQEP-1 入力 B
FSIRXA_CLK 14 I FSIRX-A 入力クロック
HIC_D4 15 I/O HIC データ 4
GPIO58 0、4、8、12 67 I/O 汎用入出力 58
OUTPUTXBAR1 5 O 出力クロスバー出力 1
SPIB_CLK 6 I/O SPI-B クロック
SD2_D2 7 I SDFM-2 チャネル 2 データ入力
LINA_TX 9 O LIN-A 送信
CANA_TX 10 O CAN-A 送信
EQEP1_STROBE 11 I/O eQEP-1 ストローブ
SD2_C2 13 I SDFM-2 チャネル 2 クロック入力
FSIRXA_D0 14 I FSIRX-A 1 次データ入力
HIC_NRDY 15 O デバイスからホストへの HIC レディ
GPIO59 0、4、8、12 92 I/O 汎用入出力 59
OUTPUTXBAR2 5 O 出力クロスバー出力 2
SPIB_STE 6 I/O SPI-B スレーブ送信イネーブル (STE)
SD2_C2 7 I SDFM-2 チャネル 2 クロック入力
LINA_RX 9 I LIN-A 受信
CANA_RX 10 I CAN-A 受信
EQEP1_INDEX 11 I/O eQEP-1 インデックス
SD2_C3 13 I SDFM-2 チャネル 3 クロック入力
FSITXA_TDM_D1 14 I FSITX-A 時分割多重化された追加データ入力
GPIO60 0、4、8、12 44 I/O 汎用入出力 60
MCAN_TX 3 O CAN/CAN FD 送信
OUTPUTXBAR3 5 O 出力クロスバー出力 3
SPIB_SIMO 6 I/O SPI-B スレーブ入力、マスタ出力 (SIMO)
SD2_D3 7 I SDFM-2 チャネル 3 データ入力
SD2_C4 13 I SDFM-2 チャネル 4 クロック入力
HIC_A0 15 I HIC アドレス 0
GPIO61 0、4、8、12 91 I/O 汎用入出力 61
MCAN_RX 3 I CAN/CAN FD 受信
OUTPUTXBAR4 5 O 出力クロスバー出力 4
SPIB_SOMI 6 I/O SPI-B スレーブ出力、マスタ入力 (SOMI)
SD2_C3 7 I SDFM-2 チャネル 3 クロック入力
CANA_RX 14 I CAN-A 受信
テスト、JTAG、リセット
TCK 60 45 36 36 28 I 内部プルアップ付き JTAG テスト・クロック。
TMS 62 47 38 38 30 I/O 内部プルアップ付き JTAG テスト・モード選択 (TMS)。このシリアル制御入力は、TCK の立ち上がりエッジで、TAP コントローラにシフトインされる。このデバイスには TRSTn ピンがない。通常動作時に JTAG をリセット状態に維持するために、基板上で TMS ピンと VDDIO の間に外部プルアップ抵抗 (推奨 2.2kΩ) を配置する必要がある。
XRSn 2 5 3 3 3 I/OD デバイス・リセット (IN) およびウォッチドッグ・リセット (OUT)。電源投入時、このピンはデバイスによって Low に駆動される。また、外部回路がこのピンを駆動して、デバイス・リセットをアサートすることもできる。ウォッチドッグ・リセットが発生した場合、MCU もこのピンを Low に駆動する。ウォッチドッグ・リセット時には、512 OSCCLK サイクルのウォッチドッグ・リセット期間にわたって、XRSn ピンが Low に駆動される。XRSn と VDDIO の間に 2.2kΩ～10kΩ の抵抗を配置する必要がある。ノイズ・フィルタリングのために XRS と VSS の間にコンデンサを配置する場合、容量は 100nF 以下にする必要がある。これらの値は、ウォッチドッグ・リセットがアサートされたときに、ウォッチドッグが 512 OSCCLK サイクル以内に XRSn ピンを VOL に正しく駆動できるように決められている。このピンは内部プルアップ付きのオープン・ドレイン出力。このピンが外部デバイスによって駆動される場合は、オープン・ドレイン・デバイスを使用して駆動する必要がある。
電源およびグランド
VDD 4、46、71、87 8、31、53、71 4、27、44、59 4、27、44、59 23、36、45 1.2V デジタル・ロジック電源ピン。使用方法の詳細については、「パワー・マネージメント・モジュール (PMM)」セクションを参照。
VDDA 34 26 22 22 18 3.3V アナログ電源ピン。各ピンに、最小 2.2μF のデカップリング・コンデンサを配置。使用方法の詳細については、「パワー・マネージメント・モジュール (PMM)」セクションを参照。
VDDIO 3、47、70、88 7、32、52、72 28、43、60 28、43、60 24、35、46 3.3V デジタル I/O 電源ピン。使用方法の詳細については、「パワー・マネージメント・モジュール (PMM)」セクションを参照。
VREGENZ 73 46 I 内部プルダウン付きの内部電圧レギュレータ・イネーブル。VSS (Low) に接続すると、内部 VREG がイネーブルになる。VDDIO (HIGH) に接続すると、外部電源を使用。使用方法の詳細については、「パワー・マネージメント・モジュール (PMM)」セクションを参照。
VSS 5、45、72、86 9、30、55、70 5、26、45、58 5、26、45、58 22、37、44 デジタル GND
VSSA 33 25 21 21 17 アナログ GND