JAJSJQ1C August   2013  – February 2026 TPS53515

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  5V LDO および VREG のスタートアップ
      2. 6.3.2  イネーブル、ソフトスタート、モード選択
      3. 6.3.3  周波数の選択
      4. 6.3.4  D-CAP3 の制御およびモード選択
        1. 6.3.4.1 D-CAP3™ 制御モード
        2. 6.3.4.2 サンプル/ホールド回路
        3. 6.3.4.3 適応型ゼロ交差
      5. 6.3.5  パワー グッド
      6. 6.3.6  電流センスと過電流保護
      7. 6.3.7  過電圧および低電圧保護
      8. 6.3.8  範囲外動作
      9. 6.3.9  UVLO 保護
      10. 6.3.10 サーマル シャットダウン
    4. 6.4 デバイスの機能モード
      1. 6.4.1 自動スキップエコモード軽負荷動作
      2. 6.4.2 強制連続導通モード
  8. アプリケーションと実装
    1. 7.1 使用上の注意
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 スイッチング周波数の選択
        2. 7.2.2.2 動作モードの選択
        3. 7.2.2.3 インダクタの選択
        4. 7.2.2.4 出力コンデンサの選択
        5. 7.2.2.5 R1 と R2 の値を決定
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
      3. 7.4.3 熱性能
  9. デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

レイアウトのガイドライン

TPS53515 デバイスを使用して設計を開始する前に、以下を考慮してください。

  • 電源部品 (入力/出力コンデンサ、インダクタ、DPA02259 デバイスを含む) は、半田付けする PCB の側に配置します。ノイズの多い電力線から小信号パターンを遮蔽/絶縁するには、少なくとも 1 つの内部プレーンを挿入してグランドに接続します。
  • カップリングを避けるために、VFB、PGOOD、TRIP、MODE、RF などの敏感なアナログ パターンおよび部品はすべて、SW、VBST などの高電圧スイッチング ノードから離して配置します。内部の層をグランド プレーンとして使用し、帰還パターンをパワー パターンやパワー部品から遮蔽してください。
  • GND (ピン22) は、サーマル パッドに直接接続する必要があります。サーマル パッドはPGND端子に接続してから、GNDプレーンに接続します。
  • GND1 端子 (ピン 27) と GND2 端子 (ピン 28) は実際の GND 端子ではありません。これらの端子のどちらも専用のグランド接続には使用しないでください。GND1 端子 (ピン 27) と GND2 端子 (ピン 28) を、近くのグランドに接続することを推奨します。
  • 入力 AC 電流ループを最小限にするため、VIN デカップリング コンデンサは、VIN および PGND 端子にできる限り近づけて配置します。
  • VFB パターン距離を最小限に抑えるため、帰還抵抗はデバイスの近くに配置します。
  • 周波数設定抵抗 (RRF)、OCP 設定抵抗 (RTRIP)、モード設定抵抗 (RMODE) は、デバイスの近くに配置します。共通の GND ビアを使用して、必要に応じて抵抗を GND プレーンに接続します。
  • VDD および VREG のデカップリング コンデンサは、できる限りデバイスの近くに配置します。各デカップリング コンデンサに対してGNDビアを設け、ループをできる限り小さくしてください。
  • この設計では、PCBパターンを、SW 端子とインダクタの高電圧側とを接続するスイッチ ノードとして定義しています。このスイッチ ノードは、できる限り短く、幅広くする必要があります。
  • SW ノードをスナバ、ブートストラップ コンデンサ、およびリップル注入抵抗に接続する際には、それぞれ個別のビアまたはパターンを使用します。これらの接続を組み合わせないでください。
  • VIN 端子と PGND 端子の間に、もう 1 つの小型コンデンサ (2.2nF、0402 サイズ) を配置します。コンデンサは、デバイスのできるだけ近くに配置する必要があります。
  • 効果的にリンギングを低減するため、TI は SW の形状と GND の形状の間にスナバを配置することを推奨します。スナバ設計の値は 3Ω + 470pF から始まります。
  • R-C-CC 回路 (リップル注入回路) の部品配置を考慮し、AC カップリング コンデンサ CC をデバイスの近くに配置して、R と C を電源段の近くに配置します。(最小値よりも出力キャパシタンスが小さいアプリケーション設計で必要なのは R‐C‐C 回路のみです。この場合、設計を検証するためにボード線図の検証が必要です)。
  • レイアウトの推奨事項については、図 7-14 を参照してください。