JAJSRA4C September   2023  – September 2025 LMG3624

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  7. パラメータ測定情報
    1. 6.1 GaN パワー FET のスイッチング パラメータ
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 GaN パワー FET のスイッチング機能
      2. 7.3.2 ターンオン スルーレート制御
      3. 7.3.3 電流検出エミュレーション
      4. 7.3.4 入力制御ピン (EN、IN)
      5. 7.3.5 AUX 電源ピン
        1. 7.3.5.1 AUX パワーオン リセット
        2. 7.3.5.2 AUX 低電圧誤動作防止 (UVLO)
      6. 7.3.6 過電流保護
      7. 7.3.7 過熱保護
      8. 7.3.8 障害通知
    4. 7.4 デバイスの機能モード
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ターンオン スルーレートの設定
        2. 8.2.2.2 電流センスの設計
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 半田接合部のストレス リリーフ
        2. 8.4.1.2 信号-グランド接続
        3. 8.4.1.3 CS ピン信号
      2. 8.4.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 メカニカル データ

レイアウト例


LMG3624 PCB 最上層 (最初のレイヤ)

図 8-6 PCB 最上層 (最初のレイヤ)




LMG3624 PCB 最下層 (2 番目のレイヤ)

図 8-7 PCB 最下層 (2 番目のレイヤ)