JAJSSZ9J September   2008  – August 2025 TL720M05-Q1

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性 (KVU パッケージ専用)
    6. 5.6 電気的特性 (KTT パッケージ専用)
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 低電圧誤動作防止
      2. 7.3.2 サーマル シャットダウン
      3. 7.3.3 電流制限
    4. 7.4 デバイスの機能モード
      1. 7.4.1 通常動作
      2. 7.4.2 ドロップアウト動作
      3. 7.4.3 ディセーブル
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 入力および出力コンデンサの選択
        1. 8.1.1.1 従来のチップ コンデンサの選択
        2. 8.1.1.2 新しいチップ用出力コンデンサ
        3. 8.1.1.3 新しいチップ用入力コンデンサ
      2. 8.1.2 ドロップアウト電圧
      3. 8.1.3 逆電流
      4. 8.1.4 消費電力 (PD)
        1. 8.1.4.1 放熱性能と銅の面積との関係
        2. 8.1.4.2 消費電力と周囲温度との関係
      5. 8.1.5 推定接合部温度
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 入力コンデンサ
        2. 8.2.2.2 出力コンデンサ
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 評価基板
      2. 9.1.2 デバイスの命名規則
      3. 9.1.3 開発サポート
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

8.1.4.2 消費電力と周囲温度との関係

図 8-4 は、JESD51-7 4 層 high-K 基板をベースとしています。式 4 で、許容消費電力を推定します。上層の銅箔を追加し、サーマルビアの数を増やすことで、JEDEC high-K レイアウトの熱放散を向上させます。「熱性能に対する基板レイアウトが LDO の影響に関する実証的分析」アプリケーションノートを参照してください。適切な熱レイアウトを使用すると、許容される熱放散が最大 50% 向上します。

式 4. T A + R θ J A × P D ≤ 150 ° C
TL720M05-Q1 TL720M05-Q1 許容消費電力図 8-4 TL720M05-Q1 許容消費電力