JAJSUG8 November   2025 LM68425-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 デバイス比較表
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 出力電圧の選択
      2. 7.3.2 EN ピンおよび VIN UVLO としての使用
      3. 7.3.3 モード選択
        1. 7.3.3.1 MODE/SYNC/TEMP ピンを使用した同期
        2. 7.3.3.2 クロックのロック
      4. 7.3.4 可変スイッチング周波数
      5. 7.3.5 デュアル ランダム スペクトラム拡散機能 (DRSS)
      6. 7.3.6 内部 LDO、VCC UVLO、BIAS 入力
      7. 7.3.7 ブートストラップ電圧 (BST ピン)
      8. 7.3.8 ソフトスタートとドロップアウトからの回復
      9. 7.3.9 安全関連の特長
        1. 7.3.9.1 パワー グッド モニタ
        2. 7.3.9.2 冗長 VOUT 監視
        3. 7.3.9.3 フォルト出力
        4. 7.3.9.4 電圧リファレンス モニタ
        5. 7.3.9.5 スタートアップ診断
        6. 7.3.9.6 過電流および短絡保護
        7. 7.3.9.7 ヒカップ
        8. 7.3.9.8 サーマル シャットダウン
        9. 7.3.9.9 冗長温度センサ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 シャットダウンモード
      2. 7.4.2 アクティブ モード
        1. 7.4.2.1 ピーク電流モード動作
        2. 7.4.2.2 自動モード動作
          1. 7.4.2.2.1 ダイオード エミュレーション
        3. 7.4.2.3 FPWM モード動作
        4. 7.4.2.4 ドロップアウト
        5. 7.4.2.5 ドロップアウトからの回復
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 WEBENCH® ツールによるカスタム設計
        2. 8.2.2.2 スイッチング周波数の選択
        3. 8.2.2.3 可変または固定出力電圧モード用 FB
        4. 8.2.2.4 インダクタの選択
        5. 8.2.2.5 出力コンデンサの選択
        6. 8.2.2.6 入力コンデンサの選択
        7. 8.2.2.7 CBOOT
        8. 8.2.2.8 外部 UVLO
        9. 8.2.2.9 最大周囲温度
      3. 8.2.3 アプリケーション曲線
    3. 8.3 設計のベスト プラクティス
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
        1. 8.5.1.1 グランドと熱に関する考慮事項
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
      2. 9.1.2 開発サポート
        1. 9.1.2.1 WEBENCH® ツールによるカスタム設計
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.9.3 フォルト出力

LM684x5-Q1 の nFAULT ピンは、冗長 VOUT 監視の出力として機能する以外に、スタートアップ診断回路および内部基準監視によって検出された故障も通知します。nFAULT ピンは 42V のオープン ドレイン出力で、図 7-10に示すように、アップストリームの保護回路に直接接続できます。nFAULT ピンに以下のフォルトが通知されます。

  • 冗長 VOUT 監視によって検出された出力過電圧イベント。
  • 冗長 VOUT 監視により検出された FB または VSNS パス (ピン障害オープン、ピン障害短絡、抵抗障害オープン、パラメータシフト) の障害。
  • 電圧リファレンス モニタによって検出された内部電圧リファレンスまたは冗長電圧リファレンスの故障。
  • スタートアップ診断回路で検出された FB、VSNS ピンでの接続の問題。
  • 起動診断回路によって検出されたパワーグッド機能の問題。

上記の故障が検出されるとスイッチング動作は直ちに停止し、nFAULT ピンが Low にラッチされます (< VOL(nFAULT))。ラッチをクリアし、スイッチング動作を再開するには、EN ピンをトグルする必要があります。

LM684x5-Q1 には、過渡的または一時的な故障の場合にユーザーの介入を不要にするため、以下の図に示すように自動再試行方式を実装するための機能も含まれています。


LM68415-Q1 LM68425-Q1 自動再試行方式による可変 VOUT の冗長監視
図 7-10 自動再試行方式による可変 VOUT の冗長監視

この方式では、内部カウンタと、M1、M2、C1、R1、R2 で構成される外部回路を使用して、故障検出後にスタートアップ シーケンスを自動的に再試行します。以下に、自動再試行方式の動作を示します。

  1. 故障検出後、内部フォルトカウンタがインクリメントすると、nFAULT ピンが Low にラッチされ、M1 (PNP) ベースが Low に駆動されます。
  2. M1 がオンになり、M2 (NPN) のベースが High にプルされます。
  3. M2 がオンになり、EN ピンが Low にプルされてデバイスがディスエーブルされ、nFAULT ラッチがクリアされます。
  4. 起動診断とソフトスタート シーケンスをすべて実行して、デバイスを再起動します。故障が検出されない場合、デバイスは定常状態で動作します。
  5. 故障が解消しない場合、本デバイスはフォルトカウンタが 4 に進むまで、手順 1 ～ 4 を繰り返します。
  6. nFAULT ピンは Low にラッチされるので、ラッチをクリアするには VIN ピンをトグルするかバッテリを切断する必要があります。

TI は、nFAULT ピンから 42V 以下の関連するロジック レールへの 100kΩ プルアップ抵抗を使用することを推奨します。