JAJSUI1B May   2024  – July 2025 DLP472TE

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  保存条件
    3. 5.3  ESD 定格
    4. 5.4  推奨動作条件
    5.     11
    6.     12
    7. 5.5  熱に関する情報
    8. 5.6  電気的特性
    9. 5.7  スイッチング特性
    10. 5.8  タイミング要件
    11. 5.9  システム実装インターフェイスの荷重
    12. 5.10 マイクロミラー アレイの物理特性
    13. 5.11 マイクロミラー アレイの光学特性
    14. 5.12 ウィンドウの特性
    15. 5.13 チップセット コンポーネントの使用方法の仕様
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 電源インターフェイス
      2. 6.3.2 タイミング
    4. 6.4 デバイスの機能モード
    5. 6.5 光学インターフェイスおよびシステムの画質に関する検討事項
      1. 6.5.1 開口数および迷光制御
      2. 6.5.2 瞳孔一致
      3. 6.5.3 オーバーフィル照射
    6. 6.6 マイクロミラー アレイ温度の計算
    7. 6.7 マイクロミラーの電力密度の計算
    8. 6.8 ウィンドウ アパーチャイル ミネーション オーバーフィル計算
    9. 6.9 マイクロミラーのランデッド オン / ランデッド オフ デューティ サイクル
      1. 6.9.1 マイクロミラーのランデッド オン / ランデッド オフ デューティ サイクルの定義
      2. 6.9.2 DMD のランデッド デューティ サイクルと有効寿命
      3. 6.9.3 ランデッド デューティ サイクルと動作時の DMD 温度
      4. 6.9.4 製品またはアプリケーションの長期平均ランデッド デューティ サイクルの推定
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
      3. 7.2.3 アプリケーション曲線
    3. 7.3 温度センサ ダイオード
  9. 8 電源に関する推奨事項
    1. 8.1 DMD 電源のパワーアップ手順
    2. 8.2 DMD 電源のパワーダウン手順
  10. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
    2. 9.2 インピーダンス要件
    3. 9.3 基板面
    4. 9.4 パターン幅、間隔
    5. 9.5 電源
    6. 9.6 パターン長のマッチングの推奨
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 サード・パーティ製品に関する免責事項
    2. 10.2 デバイス サポート
      1. 10.2.1 デバイスの命名規則
      2. 10.2.2 デバイスのマーキング
    3. 10.3 ドキュメントのサポート
      1. 10.3.1 関連資料
    4. 10.4 ドキュメントの更新通知を受け取る方法
    5. 10.5 サポート・リソース
    6. 10.6 商標
    7. 10.7 静電気放電に関する注意事項
    8. 10.8 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
    1. 12.1 付録：パッケージ オプション
      1. 12.1.1 パッケージ情報

9.6 パターン長のマッチングの推奨

表 9-4 および表 9-5 に、信号パターン長のマッチングの推奨要件を示します。次のガイドラインに従って、基板上の広い領域にわたって長い配線を引くのを避けてください:

  • 長い信号が蛇行パターンで配線されるように、パターン長を一致させます
  • ビアの数は可能な限り少なくします。
  • 回転角度が 45 度以下でないことを確認します。

図 9-1 に、HSSI 信号ペアの配線例を示します。

表 9-4 に示す信号は、最大 3.2Gbps のデータ レートで動作するように規定されています。これらの信号については、レイヤの変更を最小限に抑えます。ビアの数は可能な限り少なくします。長さを最小限に抑えつつ、急な曲がりやレイヤの切り替えは避けます。レイヤの切り替えが必要な場合は、信号ビアの周囲に GND ビアを配置して、信号の帰路を確保します。差動信号ペアから別のペアへの距離は、ペア内の距離の少なくとも 2 倍にする必要があります。

表 9-4 HSSI 高速 DMD データ信号
信号名リファレンス信号ルーティング仕様単位
DMD_HSSI0_N(0...7)、
DMD_HSSI0_P(0...7)		DMD_HSSI0_CLK_N、
DMD_HSSI_CLK_P		±0.25インチ
DMD_HSSI1_N(0...7)、
DMD_HSSI1_P(0...7)		DMD_HSSI0_CLK_N、
DMD_HSSI_CLK_P		±0.25インチ
DMD_HSSI0_CLK_PDMD_HSSI1_CLK_P±0.05インチ
Intra-pair PIntra-pair N±0.01インチ
表 9-5 その他のタイミング クリティカルな信号
信号名 制約 ルーティング レイヤ
LS_CLK_P、LS_CLK_N
LS_WDATA_P、LS_WDATA_N
LS_RDATA_A		 ペア内 (P から N)
0.01 インチ単位で一致
信号間
+/- 0.25 インチ単位で一致		 レイヤ 3、8
DLP472TE HSSI PCB 配線の例図 9-1 HSSI PCB 配線の例