用途を設定可能なこのロジック ブロックは、2 ビット LUT か D フリップ フロップまたはラッチのどちらかとして機能できます。

LUT 機能を実装するために使用する場合、2 ビット LUT は接続マルチプレクサから 2 つの入力信号を取り込み、1 つの出力を生成します。その出力は接続マルチプレクサに戻ります。これらの LUT は、標準デジタル ロジック機能 (AND、NAND、OR、NOR、XOR、XNOR、INV) を含む任意の 3 入力ユーザー定義機能に構成できます。

表 7-11 に、2 ビット LUT の真理値表を示します。

出力機能を定義するため、各 2 ビット LUT は OTP 内に 4 つのビットを備えています。

シーケンシャル ロジック素子を実装するために使用する場合、接続マルチプレクサからの 2 つの入力信号は、フリップ フロップまたはラッチのデータ (D) 入力およびクロック (CLK) 入力に送られ、出力は接続マルチプレクサに戻ります。このマクロセルはクロックおよび出力極性パラメータだけでなく、初期状態パラメータを持っています。

D フリップ フロップ / ラッチの動作は、以下の機能説明に従います。

• クロック極性は設定可能であり、非反転 (CLKPOL = 0、CLK) または反転 (CLKPOL = 1、nCLK) に設定できます。

  • CLK を使用する DFF：CLK は立ち上がりエッジでトリガされて、Q = D になります。それ以外の場合、Q は変化しません。

  • nCLK を使用する DFF：CLK は立ち下がりエッジでトリガされて、Q = D になります。それ以外の場合、Q は変化しません。

  • CLK を使用するラッチ：CLK が Low のとき、Q = D になります。それ以外の場合、Q は前の値を保持します (CLK が High のとき、入力 D は出力に影響を与えません)。

  • nCLK を使用するラッチ：CLK が High のとき、Q = D になります。それ以外の場合、Q は前の値を保持します (CLK が Low のとき、入力 D は出力に影響を与えません)。

• 出力極性は構成可能で、非反転 (Q) または反転 (nQ) に設定できます。

表 7-8 および 表 7-9 に、それぞれ D フリップ フロップおよび D ラッチの真理値表を示します。