JAJSVC1 データシート

JAJSVC1F November 2023 – April 2026 TPLD1201

PRODUCTION DATA

7.3.4.3 カウンタモードのリセット

カウンタ (CNT) として構成し、IN 入力に有効なエッジが表示されると、このマクロセルは内部カウンタを 0 にリセットし、次の立ち上がりクロックエッジで DATA からカウントダウンを開始します。その後、カウントが 0 に達した時点で、マクロセルは 1 CLK 周期の間パルスを出力し、DATA の値にラップアラウンドします。カウンタは、別のリセットを受信するまで継続的に動作します。カウンタがリセットされるエッジは、エッジ選択パラメータによって決定され、次のように構成できます。

Rising：IN の立ち上がりエッジのみがカウンタをリセットします。
Falling：IN の立ち下がりエッジのみがカウンタをリセットします。
Both：IN の立ち上がりエッジと立ち下がりエッジの両方で、カウンタがリセットされます。
High Level Reset：IN が High のときは常にカウンタは 0 にリセットされ、リセット後、カウンタ出力は次の立ち上がり CLK エッジまで Low に維持され、その後は通常動作します。

カウンタ時間は次の式で計算されます：

式 2.

C O U N T = [D A T A + 1] \div f_{C L K}

After a reset, an additional 2 clock cycles is added for clock synchronization

注: POR 後、カウンタは DATA = 0 で初期化されます。

図 7-14 および図 7-15 に、それぞれ DATA=1 および DATA=3 でのエッジ選択パラメータごとのカウンタ出力タイミング図の例を示します。

図 7-14 カウンタ出力タイミングの例 (DATA = 1)

図 7-15 カウンタ出力タイミングの例 (DATA = 3)

図 7-16 に、IN 信号がカウンタの長さより短い場合のカウンタマクロセルの動作の例を示します (エッジ選択パラメータが「Both」に設定されている場合に表示)。

TPLD1201 RST < DATA (DATA = 3) でのカウンタ出力タイミングの例

図 7-16 RST < DATA (DATA = 3) でのカウンタ出力タイミングの例

7.3.4.3 カウンタ モードのリセット

7.3.4.3 カウンタモードのリセット