TPLD1201 は、組み合わせ論理、順序論理、アナログ ブロックを内蔵した多用途なプログラマブル ロジック IC を特長とするテキサス・インスツルメンツ プログラマブル ロジック デバイス (TPLD) ファミリのデバイスであり、一般的なシステム機能を実装するためのコンパクトな統合型低消費電力ソリューションを提供します。

TPLD1201 は、デジタル入力、デジタル出力、デジタル入出力、アナログ入出力として構成できる 1 つの GPI と 7 つの GPIO を備えています。

TPLD1201 は、内部マクロセルと I/O ピンの配線を構成するための相互接続システムを備えています。ここでは、これを接続マルチプレクサと言います。それぞれの接続マルチプレクサ入力は、デジタル I/O、ルックアップ テーブル、アナログ コンパレータ出力など、特定のデジタル マクロセル出力にハードワイヤ接続されています。接続マルチプレクサを使うと、各デジタル入力を 1 つの出力のみに接続できるため、バスの競合が発生しません。

TPLD1201 には、以下に示すマクロセルがあります。

• 機能を設定可能なロジック ブロック：
  • 2 つの 2 ビット ルックアップ テーブル (LUT)
  • 2 つの 3 ビット LUT
  • 2 つの 2 ビット LUT または D タイプ フリップ フロップ (DFF) またはラッチ
  • 2 つの 3 ビット LUT または DFF またはラッチ (リセット / セット オプション付き)
  • 1 つの 3 ビット LUT またはパイプ遅延
  • 1 つの 4 ビット LUT または 8 ビット カウンタ (CNT) または遅延ジェネレータ (DLY)
• 3 つの 8 ビット CNT/DLY
• 1 つのプログラマブル グリッチ除去フィルタ (PFLT) またはエッジ検出器 (EDET)
• 25kHz と 2MHz のどちらかのクロックを生成するための 1 つの発振器 (OSC)
• 2 つのアナログ コンパレータ (ACMP)
• 電圧リファレンス (VREF) (アナログ IO に出力可能)

この InterConnect Studio ソフトウェア環境では、シンプルなドラッグ アンド ドロップ インターフェイスを使用してカスタム回路設計を構築し、マクロセル、I/O ピン、相互接続を構成することができます。回路の作成に加えて、InterConnect Studio にはデジタルおよびアナログ機能のシミュレーション機能があり、設計を検証し、標準的な消費電力の推定値を提供できます。回路設計が完成した時点で、InterConnect Studio は、不揮発性メモリ内でその設計を一時的にエミュレートするか、または、ワンタイム プログラマブル (OTP) を永続的にプログラムすることが可能です。OTP は、ロックすることにより、内容の読み戻しを防止できます。