TPLD1201 は、適切なデバイス初期化と本デバイス内のすべてのマクロセルの動作を可能にするパワーオン リセット (POR) マクロセルを備えています。POR 回路の目的は、V_CC 電源がデバイスで最初に上昇するとき、およびパワーダウンで V_CC が下降するときに、一貫性のある動作と予測可能な結果を得ることです。この目標を達成するために、POR は定義された一連の内部イベントを駆動して、デバイス内のさまざまなマクロセルの状態を変化させ、最終的には I/O ピンの状態を変化させます。

パワーオン リセット (POR) マクロセルは、デバイスの電源 (V_CC) が V_PORR 付近まで上昇し、デバイスが完全に起動すると、出力としてロジック High 信号を生成します。すべての出力が高インピーダンス状態になり、チップは OTP からのデータのロードを開始します。内部マクロセルに対するリセット信号が解除され、すべてのレジスタがデフォルト状態に初期化されます。図 7-22 に、POR システムが、あるマクロセルをイネーブルする一連の信号を生成する様子を示します。

図 7-22 に示すように、V_CC が上がり始め、V_PORR スレッショルドを横切った後、次の動作が行われます：

• まず、オンチップ OTP メモリがリセットされます。
• 次に、本デバイスは OTP メモリからデータを読み取り、各マクロセルと接続マルチプレクサを構成するため、この情報を転送します。
• 第 3 段階では、入力として構成された GPIO がリセットされ、それらが有効化されます。
• その後、LUT がリセットされ、アクティブになります。LUT の後、遅延セル、OSC、DFF、ラッチ、パイプ遅延が初期化されます。
• すべてのマクロセルが初期化されると、POR マクロセルによって生成された内部 POR 信号が Low から High に変化します。
• このデバイスで最後に初期化される部分は、出力ピンであり、この時点で高インピーダンスからアクティブに遷移します。

GPIO の高速充電：特に大きな容量が存在する場合、入力が正常な電圧により早く到達できるように、任意の構成済みプルアップ / プルダウン抵抗と並列に 2kΩ の抵抗を接続する機能が備わっています。10kΩ、100kΩ、1MΩ の GPIO プルアップ / プルダウン抵抗は、POR シーケンスが完了するまで有効化されません。

初期化：すべての内部マクロセルはデフォルトで Low レベルに初期化されます。V_CC が V_PORR を上回ると、TPLD1201 のマクロセルがパワーオンされ、強制的にリセット状態になります。

VREF 出力ピン駆動信号は、POR 出力信号が High になる 3µs～5µs 前に発生してもかまいません。POR 信号が High になると、前述の電源オン シーケンスが完了したことを示します。