JAJSVG0A September   2024  – October 2025 TAS2320

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 タイミング図
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 デバイスの機能モード
      1. 6.3.1 動作モード
        1. 6.3.1.1 ハードウェア シャットダウン
        2. 6.3.1.2 ハードウェア構成モード
        3. 6.3.1.3 ソフトウェア電力モード制御とソフトウェア リセット
        4. 6.3.1.4 効率および省電力モード
          1. 6.3.1.4.1 ノイズ ゲート
          2. 6.3.1.4.2 音楽用効率モード
      2. 6.3.2 フォルトとステータス
        1. 6.3.2.1 割り込み生成およびクリア
    4. 6.4 機能説明
      1. 6.4.1 PurePath™ Console 3 ソフトウェア
      2. 6.4.2 再生信号パス
        1. 6.4.2.1 デジタル ボリューム制御およびアンプ出力レベル
        2. 6.4.2.2 ハイパス フィルタ
        3. 6.4.2.3 Class-D アンプ
        4. 6.4.2.4 ブラウンアウト防止機能付き電源トラッキング リミッタ
          1. 6.4.2.4.1 電圧リミッタおよびクリッピング保護
        5. 6.4.2.5 トーン ジェネレータ
      3. 6.4.3 デジタル オーディオ シリアル インターフェイス
        1. 6.4.3.1 デジタル ループバック
      4. 6.4.4 外部 Class-H 昇圧コントローラ
      5. 6.4.5 電源電圧モニタ
      6. 6.4.6 過熱保護
      7. 6.4.7 クロックおよび PLL
        1. 6.4.7.1 自動クロックに基づくウェークアップおよびクロック エラー
      8. 6.4.8 デジタル IO ピン
    5. 6.5 プログラミング
      1. 6.5.1 I2C 制御インターフェイス
      2. 6.5.2 I2C アドレスの選択
      3. 6.5.3 一般的な I2C の動作
      4. 6.5.4 I2C のシングル バイトおよびマルチ バイト転送
      5. 6.5.5 I2C のシングル バイト書き込み
      6. 6.5.6 I2C のマルチ バイト書き込み
      7. 6.5.7 I2C のシングル バイト読み出し
      8. 6.5.8 I2C のマルチ バイト読み出し
  8. 7 レジスタ マップ
    1. 7.1 ページ 0 レジスタ
    2. 7.2 ページ 1 レジスタ
    3. 7.3 PAGE 2 レジスタ
    4. 7.4 PAGE 4 レジスタ
    5. 7.5 PAGE 5 レジスタ
    6. 7.6 PAGE 6 レジスタ
    7. 7.7 PAGE 7 レジスタ
    8. 7.8 PAGE 8 レジスタ
    9. 7.9 BOOK100 PAGE9 レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 モノラル / ステレオの構成
        2. 8.2.2.2 EMI パッシブ デバイス
        3. 8.2.2.3 その他のパッシブ デバイス
      3. 8.2.3 アプリケーション特性の波形
    3. 8.3 推奨事項および禁止事項
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.1 ページ 0 レジスタ

表 7-1 に、PAGE 0 レジスタに対してメモリマップトレジスタを一覧表示します。表 7-1 にないレジスタ オフセット アドレスはすべて予約済みと見なして、レジスタの内容は変更しないでください。

表 7-1 ページ 0 レジスタ
アドレス略称説明セクション
0hページデバイスのページセクション 7.1.1
1hSW_RESETソフトウェア リセットセクション 7.1.2
2hPWR_CTL電力制御セクション 7.1.3
3hDEVICE_CFG_01デバイス構成レジスタセクション 7.1.4
4hDEVICE_CFG_02デバイス構成レジスタセクション 7.1.5
5hDEVICE_CFG_03デバイス構成レジスタセクション 7.1.6
6hDEVICE_CFG_04デバイス構成レジスタセクション 7.1.7
7hDEVICE_CFG_05デバイス構成レジスタセクション 7.1.8
8hTDM_CFG1TDM 構成レジスタセクション 7.1.9
9hTDM_CFG2TDM 構成レジスタセクション 7.1.10
AhTDM_CFG3TDM 構成レジスタセクション 7.1.11
ChTDM_CFG5TDM 構成レジスタセクション 7.1.12
10hTDM_CFG9TDM 構成レジスタセクション 7.1.13
11hTDM_CFG10TDM 構成レジスタセクション 7.1.14
12hTDM_CFG11TDM 構成レジスタセクション 7.1.15
13hTDM_CFG12TDM 構成レジスタセクション 7.1.16
14hTDM_DETTDM クロック検出モニタセクション 7.1.17
18hBOP_CFG_0ブラウン アウト保護構成セクション 7.1.18
1ChIO_CFG_02IO の構成セクション 7.1.19
1DhIO_CFG_03IO の構成セクション 7.1.20
1EhNG_CFG0ノイズ ゲート制御セクション 7.1.21
25hINTERRUPT_CFG1IRQZ クリアセクション 7.1.22
28hSAR_MONITOR_03PVDD モニタ MSBセクション 7.1.23
29hSAR_MONITOR_04PVDD モニタ MSBセクション 7.1.24
2AhSAR_MONITOR_06温度モニタセクション 7.1.25
31hCLASSD_CFG_01ClassD アンプの構成セクション 7.1.26
32hCLASSD_CFG_02ClassD アンプの構成セクション 7.1.27
3ChTHERM_CFG過熱警告の構成セクション 7.1.28
5BhINT_MASK_0割り込みマスクセクション 7.1.29
5ChINT_MASK_1割り込みマスクセクション 7.1.30
5DhINT_MASK_2割り込みマスクセクション 7.1.31
5EhINT_MASK_3割り込みマスクセクション 7.1.32
5FhINT_MASK_4割り込みマスクセクション 7.1.33
60hINT_LATCH_0ラッチ割り込み読み戻しセクション 7.1.34
61hINT_LATCH_1ラッチ割り込み読み戻しセクション 7.1.35
62hINT_LATCH_2ラッチ割り込み読み戻しセクション 7.1.36
63hINT_LATCH_3ラッチ割り込み読み戻しセクション 7.1.37
64hINT_LATCH_4ラッチ割り込み読み戻しセクション 7.1.38
65hNG_IDLE_STATUSラッチ割り込み読み戻しセクション 7.1.39
78hREV_IDリビジョン IDセクション 7.1.40
7FhBOOKデバイスのブックセクション 7.1.41

7.1.1 ページ レジスタ (アドレス = 0h) [リセット = 00h]

概略表に戻ります。

デバイスのメモリ マップはページとブックに分割されています。このレジスタはページを設定します。

表 7-2 ページ レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-0PAGE[7:0]R/W0hデバイス ページの設定。
  • 0h = ページ 0
  • 1h = ページ 1
  • FFh=ページ 255

7.1.2 SW_RESET レジスタ (アドレス = 1h) [リセット = 00h]

概略表に戻ります。

ソフトウェア リセットをアサートすると、すべてのレジスタ値がデフォルトの POR (パワーオン リセット) 状態に戻ります。

表 7-3 SW_RESET レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-1予約済みR0h予約済み
0SW_RESETR/W0hソフトウェア リセット。ビットはセルフ クリアです。
  • 0h = リセットしない
  • 1h = リセット

7.1.3 PWR_CTL レジスタ (アドレス = 2h) [リセット = 03h]

概略表に戻ります。

デバイスの動作モードと電源構成を設定します。

表 7-4 PWR_CTL レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-2予約済みR0h予約済み
1-0MODE[1:0]R/W3hデバイスの動作モード。
  • 0h = アクティブ
  • 1h = 予約済み
  • 2h = ソフトウェア シャットダウン
  • 3h = ASI クロックでのウェークアップおよびシャットダウン

7.1.4 DEVICE_CFG_01 レジスタ (アドレス = 3h) [リセット = 81h]

概略表に戻ります。

このレジスタは、デバイスのさまざまな動作モードを構成します。

表 7-5 DEVICE_CFG_01 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6EFFICIENCY_MODE[1:0]R/W2hデバイスの動作モード。
  • 0h =音楽用効率とノイズ ゲート モードをディセーブル
  • 1h =ノイズ ゲート モードのみ
  • 2h = 音楽用効率のみ
  • 3h = 音楽用効率とノイズ ゲート モード
5-2予約済みR0h予約済み
1-0SDZ_MODE[1:0]R/W1hSDZ モード構成。
  • 0h = ソフト シャットダウンとデバイス リセット
  • 1h = 即時シャットダウンとデバイス リセット
  • 2h = ソフト シャットダウンのみ
  • 3h = 予約済み

7.1.5 DEVICE_CFG_02 レジスタ (アドレス = 4h) [リセット = 8Ch]

概略表に戻ります。

このレジスタは、デバイスのさまざまな動作モードを構成します。

表 7-6 DEVICE_CFG_02 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7I2C_GBL_ENR/W1hI2C グローバル アドレス。
  • 0h=ディセーブル
  • 1h = イネーブル
6予約済みR/W0h予約済み
5-3CLK_HALT_TIME[2:0]R/W1h電源投入前の有効クロック確認時間。
  • 0h = ディスエーブル (無限時間)
  • 1h = 800us
  • 2h = 3.2ms
  • 3h = 34.1ms
  • 4h = 68.3ms
  • 5h = 256ms
  • 6h = 768ms
  • 7h = 1.3s
2CLK_BASED_PWR_UPR/W1hクロック エラー検出のイネーブル/ ディセーブル。
  • 0h = 無効化
  • 1h = イネーブル
1予約済みR/W0h予約済み
0予約済みR/W0h予約済み

7.1.6 DEVICE_CFG_03 レジスタ (アドレス = 5h) [リセット = 00h]

概略表に戻ります。

このレジスタは、デバイスのさまざまな動作モードを構成します。

表 7-7 DEVICE_CFG_03 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7予約済みR/W0h予約済み
6予約済みR/W0h予約済み
5予約済みR/W0h予約済み
4OTE_RETRYR/W0h過熱イベント後の再試行。
  • 0h = 再試行しない
  • 1h = 「RETRY_WAIT_TIME」経過後に再試行
3予約済みR/W0h予約済み
2CLKE_RETRYR/W0h内部クロック エラー イベント後に再試行。
  • 0h = 再試行しない
  • 1h = 「RETRY_WAIT_TIME」経過後に再試行
1予約済みR/W0h予約済み
0予約済みR/W0h予約済み

7.1.7 DEVICE_CFG_04 レジスタ (アドレス = 6h) [リセット = 04h]

概略表に戻ります。

このレジスタは、デバイスのさまざまな動作モードを構成します。

表 7-8 DEVICE_CFG_04 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6予約済みR0h予約済み
5-4予約済みR0h予約済み
3-2IRQZ_PIN_CFG[1:0]R/W1hIRQZ 割り込み構成。IRQZ はアサートします。
  • 0h = 予約済み
  • 1h = マスクされていないラッチ型割り込みが発生した場合
  • 2h = 予約済み
  • 3h = マスクされていないラッチ型割り込みが発生した場合、4ms ごとに 2〜4ms の間動作
1予約済みR0h予約済み
0RETRY_WAIT_TIMER/W0hデバイスがエラーを検出した後の再試行待機時間 (再試行可能なエラーに対してのみ有効)。
  • 0h = 1.5 sec
  • 1h = 100ms

7.1.8 DEVICE_CFG_05 レジスタ (アドレス = 7h) [リセット = 00h]

概略表に戻ります。

このレジスタは、デバイスのさまざまな動作モードを構成します。

表 7-9 DEVICE_CFG_05 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0h予約済み
6SAMPLE_RATE_CFGR/W0hサンプリング レートの選択。
  • 0h = オーディオ データ レートは 48ksps の整数倍または約数
  • 1h = オーディオ データ レートは 44.1Ksps の整数倍または約数
5-0AMP_LVL[5:0]R/W0hデバイス チャネル ゲイン設定
  • 0h = 21.000dB
  • 1h = 20.498dB
  • 2h = 19.997dB
  • 3h = 19.495dB
  • 4h = 18.993dB
  • 26h = 1.935dB
  • 27h = 1.434dB
  • 28h = 0.932dB
  • 29h = 0.430dB
  • 2Ah = -0.071dB

7.1.9 TDM_CFG1 レジスタ (アドレス = 8h) [リセット = 82h]

概略表に戻ります。

このレジスタは、デバイスの TDM モードを構成します。

表 7-10 TDM_CFG1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7FRAME_STARTR/W1hTDM フレームの開始極性。
  • 0h = FSYNC で Low から High
  • 1h = FSYNC で High から Low
6RX_JUSTIFYR/W0hTDM RX サンプルのタイムスロット内での位置揃え。
  • 0h = 左寄せ
  • 1h = 右寄せ
5-1RX_OFFSET[4:0]R/W1hフレームの TDM RX 開始からタイム スロット 0 へのオフセット (SBCLK サイクル)。
0RX_EDGER/W0hTDM RX キャプチャ クロック極性。
  • 0h = SBCLK の立ち上がりエッジ
  • 1h = SBCLK の立ち下がりエッジ

7.1.10 TDM_CFG2 レジスタ (アドレス = 9h) [リセット = 0Ah]

概略表に戻ります。

このレジスタは、デバイスの TDM モードを構成します。

表 7-11 TDM_CFG2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6予約済みR/W0h予約済み
5-4RX_SCFG[1:0]R/W0h超 TDM RX タイム スロット選択構成。
  • 0h = モノラル、タイム スロットは I2C アドレス オフセットに等しいです
  • 1h = モノラル左チャネル
  • 2h = モノラル右チャネル
  • 3h = ステレオ ダウンミックス (L+R)/2
3-2RX_WLEN[1:0]R/W2hTDM RX ワード長。
  • 0h = 16 ビット
  • 1h = 20 ビット
  • 2h = 24 ビット
  • 3h = 32 ビット
1-0RX_SLEN[1:0]R/W2hTDM RX タイム スロットの長さ。
  • 0h = 16 ビット
  • 1h = 24 ビット
  • 2h = 32 ビット
  • 3h = 予約済み

7.1.11 TDM_CFG3 レジスタ (アドレス = Ah) [リセット = 10h]

概略表に戻ります。

このレジスタは、デバイスの TDM モードを構成します。

表 7-12 TDM_CFG3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4RX_SLOT_R[3:0]R/W1hTDM RX 右オーディオ チャネルのタイム スロット。
3-0RX_SLOT_L[3:0]R/W0hTDM RX 左オーディオチャネルのタイム スロット。

7.1.12 TDM_CFG5 レジスタ (アドレス = Ch) [リセット = 13h]

概略表に戻ります。

このレジスタは、デバイスの TDM モードを構成します。

表 7-13 TDM_CFG5 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7TX_KEEPCYR/W0hTDM TX において、SDOUT の LSB データが駆動される期間
  • 0h =フルサイクル
  • 1h =半周期
6TX_KEEPLNR/W0hTX_KEEPEN がイネーブルのとき、TDM TX SDOUT がバスを保持する時間
  • 0h = 1 LSB サイクル
  • 1h = 常時
5TX_KEEPENR/W0hTDM TX SDOUT バス キーパーをイネーブル。
  • 0h = バス キーパーをディスエーブル
  • 1h = バス キーパー イネーブル
4TX_FILLR/W1hTDM TX における SDOUT の未使用ビット フィールドの埋め込み。
  • 0h = 0 を送信
  • 1h = Hi-Z を送信
3-1TX_OFFSET[2:0]R/W1hTDM TX のフレーム開始からタイム スロット 0 へのオフセット。
0TX_EDGER/W1hTDM TX 起動クロック極性。
  • 0h = SBCLK の立ち上がりエッジ
  • 1h = SBCLK の立ち下がりエッジ

7.1.13 TDM_CFG9 レジスタ (アドレス = 10h) [リセット = 05h]

概略表に戻ります。

このレジスタは、デバイスの TDM モードを構成します。

表 7-14 TDM_CFG9 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0h予約済み
6TEMP_TXR/W0hTDM TX 温度センサ送信をイネーブル。
  • 0h=ディセーブル
  • 1h = イネーブル
5-0TEMP_SLOT[5:0]R/W5hTDM TX 温度センサのタイム スロット。

7.1.14 TDM_CFG10 レジスタ (アドレス = 11h) [リセット = 07h]

概略表に戻ります。

このレジスタは、デバイスの TDM モードを構成します

表 7-15 TDM_CFG10 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0h予約済み
6STATUS_TXR/W0hTDM TX ステータス ビット送信のイネーブル。
  • 0h=ディセーブル
  • 1h = イネーブル
5-0STATUS_SLOT[5:0]R/W7hTDM TX ステータス ビット タイム スロット。

7.1.15 TDM_CFG11 レジスタ (アドレス = 12h) [リセット = 06h]

概略表に戻ります。

このレジスタは、デバイスの TDM モードを構成します。

表 7-16 TDM_CFG11 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7PVDD_SLENR/W0hTDM TX PVDD のタイム スロットの長さ。
  • 0h = 8 ビットに切り捨て
  • 1h = 左揃えで 16 ビット
6PVDD_TXR/W0hTDM TX PVDD データ送信をイネーブル。
  • 0h=ディセーブル
  • 1h = イネーブル
5-0PVDD_SLOT[5:0]R/W6hTDM TX PVDD タイム スロット。

7.1.16 TDM_CFG12 レジスタ (アドレス = 13h) [リセット = 12h]

概略表に戻ります。

このレジスタは、デバイスの TDM モードを構成します。

表 7-17 TDM_CFG12 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7AUDIO_SLENR/W0hTDM オーディオ スロットの長さ
  • 0h = 16 ビット
  • 1h = 24 ビット
6AUDIO_TXR/W0hTDM オーディオ出力送信の状態
  • 0h=ディセーブル
  • 1h = イネーブル
5-0AUDIO_SLOT[5:0]R/W12hTDM TX ステータス タイム スロット。

7.1.17 TDM_DET レジスタ (アドレス = 14h) [リセット = 7Fh]

概略表に戻ります。

内部自動クロック検出の読み戻し。

表 7-18 TDM_DET レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7予約済みR0h予約済み
6-3FS_RATIO_DETECTED[3:0]RFh検出された SBCLK と FSYNC の比率。
  • 0h = 16
  • 1h = 24
  • 2h = 32
  • 3h = 48
  • 4h = 64
  • 5h = 96
  • 6h = 128
  • 7h = 192
  • 8h = 256
  • 9h = 384
  • Ah = 512
  • Bh = 250
  • Dh = 500
  • Eh = 予約済み
  • Fh = 比率が無効
2-0FS_RATE_DETECTED[2:0]R7hTDM バスの検出サンプル レート。
  • 0h = 予約済み
  • 1h = 14.7/16KHz
  • 2h = 22.05/24KHz
  • 3h = 29.4/32KHz
  • 4h = 44.1/48KHz
  • 5h = 88.2/96kHz
  • 6h = 176.4/192kHz
  • 7h = エラー状態

7.1.18 BOP_CFG_0 レジスタ (アドレス = 18h) [リセット = 00h]

概略表に戻ります。

このレジスタは、電圧低下保護モジュールを構成します。

表 7-19 BOP_CFG_0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-5予約済みR0h予約済み
4BOP_SRCR/W0h電圧低下防止ソース制御
  • 0h = VBAT
  • 1h = PVDD
3BOPSD_ENR/W0h電圧低下防止シャットダウンのイネーブル。
  • 0h=ディセーブル
  • 1h = イネーブル
2BOP_HLD_CLRR/W0hBOP 無限ホールド クリア (セルフ クリア)。BOP_INF_HLD = 1 のときに使用可能です
  • 0h = クリアしません
  • 1h=クリア
1BOP_INF_HLDR/W0h電圧低下イベント時の無限ホールド。
  • 0h = 電圧低下イベント後に BOP_HLD_TM を使用します
  • 1h = BOP_HLD_CLR が High にアサートされるまでリリースしません
0BOP_ENR/W0h電圧低下防止 (BOP) をイネーブル。
  • 0h=ディセーブル
  • 1h = イネーブル

7.1.19 IO_CFG_02 レジスタ (アドレス = 1Ch) [リセット = 3Fh]

概略表に戻ります。

このレジスタは IO バッファを構成します。

表 7-20 IO_CFG_02 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7IRQZ_POLR/W0h割り込み用 IRQZ ピンの極性。
  • 0h = アクティブ Low
  • 1h = アクティブ High
6予約済みR0h予約済み
5予約済みR/W1h予約済み
4IRQZ_PDR/W1hIRQZ 用の弱プルダウン
  • 0h=ディセーブル
  • 1h = イネーブル
3予約済みR/W1h予約済み
2予約済みR/W1h予約済み
1SDZ_PDR/W1hSDZ 用の弱プルダウン
  • 0h=ディセーブル
  • 1h = イネーブル
0SDA_PDR/W1hSDA 用の弱プルダウン
  • 0h=ディセーブル
  • 1h = イネーブル

7.1.20 IO_CFG_03 レジスタ (アドレス = 1Dh) [リセット = F0h]

概略表に戻ります。

このレジスタは IO バッファを構成します。

表 7-21 IO_CFG_03 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7ADR_PDR/W1hADR 用の弱プルダウン
  • 0h=ディセーブル
  • 1h = イネーブル
6SDZ_PDR/W1hSDZ 用の弱プルダウン
  • 0h=ディセーブル
  • 1h = イネーブル
5予約済みR/W1h予約済み
4CLH_PDR/W1hCLH 用の弱プルダウン
  • 0h=ディセーブル
  • 1h = イネーブル
3SDOUT_PDR/W0hSDOUT 用の弱プルダウン
  • 0h=ディセーブル
  • 1h = イネーブル
2SDIN_PDR/W0hSDIN 用の弱プルダウン
  • 0h=ディセーブル
  • 1h = イネーブル
1FSYNC_PDR/W0hFSYNC 用の弱プルダウン
  • 0h=ディセーブル
  • 1h = イネーブル
0SBCLK_PDR/W0hSBCLK 用の弱プルダウン
  • 0h=ディセーブル
  • 1h = イネーブル

7.1.21 NG_CFG0 レジスタ (アドレス = 1Eh) [リセット = 60h]

概略表に戻ります。

ノイズゲートのヒステリシス、スレッショルド レベル、およびイネーブル。

表 7-22 NG_CFG0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6NG_HYST_TIMER[1:0]R/W1hノイズ ゲート エントリ ヒステリシス タイマ。
  • 0h = 10ms
  • 1h = 50ms
  • 2h = 100ms
  • 3h = 1000ms
5-3NG_TH_LVL[2:0]R/W4hノイズ ゲートのオーディオ スレッショルド レベル。
  • 0h = -85dBFS
  • 1h = -90dBFS
  • 2h = -95dBFS
  • 3h = -100dBFS
  • 4h = -105dBFS
  • 5h = -110dBFS
  • 6h = -115dBFS
  • 7h = -120dBFS
2-0予約済みR0h予約済み

7.1.22 INTERRUPT_CFG1 レジスタ (アドレス = 25h) [リセット = 00h]

概略表に戻ります。

このレジスタは、ラッチされた割り込みレジスタをすべてクリアします。

表 7-23 INTERRUPT_CFG1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7Shared_boost_primary_enR/W0h共有昇圧モードでのプライマリ デバイス制御
  • 0h=ディセーブル
  • 1h = イネーブル
6Shared_boost_secondary_enR/W0h共有昇圧モードでのセカンダリ デバイス制御
  • 0h=ディセーブル
  • 1h = イネーブル
5-2予約済みR0h予約済み
1INT_CLR_LTCHR/W0hINT_LTCH レジスタをクリアします。
  • 0h = クリアしません
  • 1h=クリア
0予約済みR0h予約済み

7.1.23 SAR_MONITOR_03 レジスタ (アドレス = 28h) [リセット = 00h]

概略表に戻ります。

このレジスタは、検出された VBAT 電圧を提供します。

表 7-24 SAR_MONITOR_03 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0PVDD_CNV_MSB[7:0]R0hSAR ADC による PVDD 監視電圧の MSB を返します。

7.1.24 SAR_MONITOR_04 レジスタ (アドレス = 29h) [リセット = 00h]

概略表に戻ります。

このレジスタは、検出された VBAT 電圧を提供します。

表 7-25 SAR_MONITOR_04 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4PVDD_CNV_LSB[3:0]R0hSAR ADC による PVDD 監視電圧の LSB を返します。
3-0予約済みR0h予約済み

7.1.25 SAR_MONITOR_06 レジスタ (アドレス = 2Ah) [リセット = 00h]

概略表に戻ります。

このレジスタは検出された温度を提供します。

表 7-26 SAR_MONITOR_06 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0TMP_CNV[7:0]R0hSAR ADC 温度監視データを返します。

7.1.26 CLASSD_CFG_01 レジスタ (アドレス = 31h) [リセット = 04h]

概略表に戻ります。

このレジスタは、Class-D アンプを設定します。

表 7-27 CLASSD_CFG_01 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6予約済みR/W0h予約済み
5-4CLASSD_OUTPUT_EDGERATE_CTRL[1:0]R/W0hEdgerate プログラマビリティ制御。
  • 0h = Class-D 出力のエッジ レートはおよそ 0.5V/ns
  • 1h = Class-D 出力のエッジ レートはおよそ 1V/ns
  • 2h = 予約済み
  • 3h = Class-D 出力のエッジ レートはおよそ 2V/ns
3CLASSD_HIZ_MODER/W0hノイズ ゲート モードにおけるアンプ出力状態 (0 = Hi-Z ではない、1 = Hi-Z)
  • 0h=ディセーブル
  • 1h = イネーブル
2予約済みR/W1h予約済み
1-0予約済みR0h予約済み

7.1.27 CLASSD_CFG_02 レジスタ (アドレス = 32h) [リセット = 9Ch]

概略表に戻ります。

このレジスタは、Class-D アンプを設定します。

表 7-28 CLASSD_CFG_02 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7EN_Y_BRIDGE_MODER/W1hデバイス動作中の VDD ブリッジ モードのイネーブル/ディセーブル
  • 0h = VDD ブリッジ モードはディスエーブルです
  • 1h = VDD ブリッジ モードはイネーブルです
6予約済みR/W0h予約済み
5-4予約済みR/W1h予約済み
3-2Ybridge_hyst_timer[1:0]R/W3h時間ヒステリシスをプログラム可能
  • 0h = 100us
  • 1h = 500us
  • 2h = 5ms
  • 3h = 50ms
1-0予約済みR0h予約済み

7.1.28 THERM_CFG レジスタ (アドレス = 3Ch) [リセット = 00h]

概略表に戻ります。

このレジスタは、過熱警告検出を構成します。

表 7-29 THERM_CFG レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-1予約済みR0h予約済み
0EN_THERM_WARN_DETR/W0h過熱警告検出機能制をイネーブルにします。
  • 0h=ディセーブル
  • 1h = イネーブル

7.1.29 INT_MASK_0 レジスタ (アドレス = 5Bh) [リセット = 03h]

概略表に戻ります。

このレジスタは、割り込みフラグのマスクを構成します。

表 7-30 INT_MASK_0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_MASK0[7]R/W0hBOP Inf ホールド フラグによる割り込みのマスク。
  • 0h = マスクしない
  • 1h=マスクあり
6INT_MASK0[6]R/W0hリミッタ減衰フラグによる割り込みのマスク。
  • 0h = マスクしない
  • 1h=マスクあり
5INT_MASK0[5]R/W0h供給電圧が inf pt フラグ未満となったことによる割り込みのマスク。
  • 0h = マスクしない
  • 1h=マスクあり
4INT_MASK0[4]R/W0hリミッタのアクティブ フラグによる割り込みのマスク。
  • 0h = マスクしない
  • 1h=マスクあり
3INT_MASK0[3]R/W0h電圧低下検出フラグによる割り込みのマスク。
  • 0h = マスクしない
  • 1h=マスクあり
2INT_MASK0[2]R/W0hbop アクティブ フラグによる割り込みのマスク。
  • 0h = マスクしない
  • 1h=マスクあり
1INT_MASK0[1]R/W1hデバイスのアクティブ フラグによる割り込みのマスク。
  • 0h = マスクしない
  • 1h=マスクあり
0予約済みR/W1h予約済み

7.1.30 INT_MASK_1 レジスタ (アドレス = 5Ch) [リセット = 1Fh]

概略表に戻ります。

このレジスタは、割り込みフラグのマスクを構成します。

表 7-31 INT_MASK_1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_MASK1[7]R/W0hPVDD 低電圧による割り込みのマスク。
  • 0h = マスクしない
  • 1h=マスクあり
6予約済みR/W0h予約済み
5予約済みR/W0h予約済み
4INT_MASK1[4]R/W1h過熱警告による割り込みのマスク 135C
  • 0h = マスクしない
  • 1h=マスクあり
3INT_MASK1[3]R/W1h過熱警告による割り込みのマスク 125C
  • 0h = マスクしない
  • 1h=マスクあり
2INT_MASK1[2]R/W1h過熱警告による割り込みのマスク 115C
  • 0h = マスクしない
  • 1h=マスクあり
1INT_MASK1[1]R/W1h過熱警告による割り込みのマスク 105C
  • 0h = マスクしない
  • 1h=マスクあり
0予約済みR/W1h予約済み

7.1.31 INT_MASK_2 レジスタ (アドレス = 5Dh) [リセット = 2Fh]

概略表に戻ります。

このレジスタは、割り込みフラグのマスクを構成します。

表 7-32 INT_MASK_2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_MASK2[7]R/W0hウォッチドッグの満了による割り込みのマスク
  • 0h = マスクしない
  • 1h=マスクあり
6予約済みR/W0h予約済み
5INT_MASK2[5]R/W1hフレームの同期外れによる割り込みのマスク
  • 0h = マスクしない
  • 1h=マスクあり
4INT_MASK2[4]R/W0hPLL クロック エラーによる割り込みのマスク
  • 0h = マスクしない
  • 1h=マスクあり
3INT_MASK2[3]R/W1htdm エラーによる割り込みのマスク
  • 0h = マスクしない
  • 1h=マスクあり
2INT_MASK2[2]R/W1h比率変更エラー フラグによる割り込みのマスク
  • 0h = マスクしない
  • 1h=マスクあり
1INT_MASK2[1]R/W1hfs 変更エラー フラグによる割り込みのマスク
  • 0h = マスクしない
  • 1h=マスクあり
0INT_MASK2[0]R/W1h無効な fs 比率フラグによる割り込みのマスク
  • 0h = マスクしない
  • 1h=マスクあり

7.1.32 INT_MASK_3 レジスタ (アドレス = 5Eh) [リセット = 10h]

概略表に戻ります。

このレジスタは、割り込みフラグのマスクを構成します。

表 7-33 INT_MASK_3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_MASK3[7]R/W0h過温検出による割り込みのマスク
  • 0h = マスクしない
  • 1h=マスクあり
6予約済みR/W0h予約済み
5予約済みR/W0h予約済み
4予約済みR/W1h予約済み
3INT_MASK3[3]R/W0hClass-D 過電流保護による割り込みのマスク
  • 0h = マスクしない
  • 1h=マスクあり
2INT_MASK3[2]R/W0hpvdd_ov_flag による割り込みをマスクし
  • 0h = マスクしない
  • 1h=マスクあり
1予約済みR/W0h予約済み
0予約済みR/W0h予約済み

7.1.33 INT_MASK_4 レジスタ (アドレス = 5Fh) [リセット = 0Ah]

概略表に戻ります。

このレジスタは、割り込みフラグのマスクを構成します。

表 7-34 INT_MASK_4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_MASK4[7]R/W0hvbat_por による割り込みのマスク
  • 0h = マスクしない
  • 1h=マスクあり
6予約済みR/W0h予約済み
5予約済みR/W0h予約済み
4予約済みR/W0h予約済み
3予約済みR/W1h予約済み
2INT_MASK4[2]R/W0hクロック停止フラグによる割り込みのマスク。また、この割り込みはウェイクアップ オン ASI 機能使用中に、プリパワーアップ クロック エラーによるエラーをフラグ付けします
  • 0h = マスクしない
  • 1h=マスクあり
1予約済みR/W1h予約済み
0予約済みR/W0h予約済み

7.1.34 INT_LATCH_0 レジスタ (アドレス = 60h) [リセット = 00h]

概略表に戻ります。

このレジスタは、ラッチされた割り込みのステータスを提供します。

表 7-35 INT_LATCH_0 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_LTCH0[7]R0hBOP 無限ホールドによる割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
6INT_LTCH0[6]R0hリミッタ減衰フラグによる割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
5INT_LTCH0[5]R0h電源が inf pt フラグで規定された値未満になったことによる割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
4INT_LTCH0[4]R0hリミッタが作動したことによる割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
3INT_LTCH0[3]R0h電圧低下検出フラグ要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
2INT_LTCH0[2]R0hbop アクティブ フラグ要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
1INT_LTCH0[1]R0hデバイス アクティブ フラグ要因のライブ割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
0予約済みR0h予約済み

7.1.35 INT_LATCH_1 レジスタ (アドレス = 61h) [リセット = 00h]

概略表に戻ります。

このレジスタは、ラッチされた割り込みのステータスを提供します。

表 7-36 INT_LATCH_1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_LTCH1[7]R0hPVDD 低電圧エラー要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
6予約済みR0h予約済み
5予約済みR0h予約済み
4INT_LTCH1[4]R0h135℃ の過熱警告要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
3INT_LTCH1[3]R0h125℃ の過熱警告要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
2INT_LTCH1[2]R0h115℃ の過熱警告要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
1INT_LTCH1[1]R0h105℃ の過熱警告要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
0予約済みR0h予約済み

7.1.36 INT_LATCH_2 レジスタ (アドレス = 62h) [リセット = 00h]

概略表に戻ります。

このレジスタは、ラッチされた割り込みのステータスを提供します。

表 7-37 INT_LATCH_2 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_LTCH2[7]R0hウォッチドッグの有効期限切れによる割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
6予約済みR0h予約済み
5INT_LTCH2[5]R0hフレーム同期外れ要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
4INT_LTCH2[4]R0hPLL クロック エラー要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
3INT_LTCH2[3]R0htdm エラー要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
2INT_LTCH2[2]R0h比率変更エラー フラグ要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
1INT_LTCH2[1]R0hfs 変更エラー フラグ要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
0INT_LTCH2[0]R0h無効な比率 fs フラグによる割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり

7.1.37 INT_LATCH_3 レジスタ (アドレス = 63h) [リセット = 00h]

概略表に戻ります。

このレジスタは、ラッチされた割り込みのステータスを提供します。

表 7-38 INT_LATCH_3 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_LTCH3[7]R0h過熱検出要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
6予約済みR0h予約済み
5予約済みR0h予約済み
4予約済みR0h予約済み
3INT_LTCH3[3]R0hClass-D 過電流保護要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
2INT_LTCH3[2]R0hPVDD 電源の過電圧による割り込み。
  • 0h = 割り込みなし
  • 1h=割り込みあり
1予約済みR0h予約済み
0予約済みR0h予約済み

7.1.38 INT_LATCH_4 レジスタ (アドレス = 64h) [リセット = 00h]

概略表に戻ります。

このレジスタは、ラッチされた割り込みのステータスを提供します。

表 7-39 INT_LATCH_4 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7INT_LTCH4[7]R0hVBAT 低電圧エラー要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
6予約済みR0h予約済み
5予約済みR0h予約済み
4予約済みR0h予約済み
3予約済みR0h予約済み
2INT_LTCH4[2]R0hクロック停止フラグ要因の割り込み
  • 0h = 割り込みなし
  • 1h=割り込みあり
1予約済みR0h予約済み
0予約済みR0h予約済み

7.1.39 NG_IDLE_STATUS レジスタ (アドレス = 65h) [リセット = 00h]

概略表に戻ります。

このレジスタはノイズ ゲートのステータスを示します。

表 7-40 NG_IDLE_STATUS レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7NG_STATUSR0hノイズ モード ステータス ビット
  • 0h = デバイスがノイズ ゲート モードではありません
  • 1h = デバイスはノイズ ゲート モード中です
6MUSIC_EFF_STATUSR0h音楽用効率モード ステータス ビット
  • 0h = デバイスは音楽用効率モードではありません
  • 1h = デバイスは音楽用効率モード中です
5-0予約済みR0h予約済み

7.1.40 REV_ID レジスタ (アドレス = 78h) [リセット = 00h]

概略表に戻ります。

リビジョン ID (REV_ID) を返します。

表 7-41 REV_ID レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-4REV_ID[3:0]R0hリビジョン ID を返します。
3-0予約済みR0h予約済み

7.1.41 BOOK レジスタ (アドレス = 7Fh) [リセット = 00h]

概略表に戻ります。

デバイスのメモリ マップはページとブックに分割されています。このレジスタはブックを設定します。

表 7-42 BOOK レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-0BOOK[7:0]R/W0hデバイスのブックを設定します。
  • 0h = ブック 0
  • 1h = ブック 1
  • FFh=ブック 255