JAJSVG0A September   2024  – October 2025 TAS2320

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 タイミング図
    8. 5.8 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 デバイスの機能モード
      1. 6.3.1 動作モード
        1. 6.3.1.1 ハードウェア シャットダウン
        2. 6.3.1.2 ハードウェア構成モード
        3. 6.3.1.3 ソフトウェア電力モード制御とソフトウェア リセット
        4. 6.3.1.4 効率および省電力モード
          1. 6.3.1.4.1 ノイズ ゲート
          2. 6.3.1.4.2 音楽用効率モード
      2. 6.3.2 フォルトとステータス
        1. 6.3.2.1 割り込み生成およびクリア
    4. 6.4 機能説明
      1. 6.4.1 PurePath™ Console 3 ソフトウェア
      2. 6.4.2 再生信号パス
        1. 6.4.2.1 デジタル ボリューム制御およびアンプ出力レベル
        2. 6.4.2.2 ハイパス フィルタ
        3. 6.4.2.3 Class-D アンプ
        4. 6.4.2.4 ブラウンアウト防止機能付き電源トラッキング リミッタ
          1. 6.4.2.4.1 電圧リミッタおよびクリッピング保護
        5. 6.4.2.5 トーン ジェネレータ
      3. 6.4.3 デジタル オーディオ シリアル インターフェイス
        1. 6.4.3.1 デジタル ループバック
      4. 6.4.4 外部 Class-H 昇圧コントローラ
      5. 6.4.5 電源電圧モニタ
      6. 6.4.6 過熱保護
      7. 6.4.7 クロックおよび PLL
        1. 6.4.7.1 自動クロックに基づくウェークアップおよびクロック エラー
      8. 6.4.8 デジタル IO ピン
    5. 6.5 プログラミング
      1. 6.5.1 I2C 制御インターフェイス
      2. 6.5.2 I2C アドレスの選択
      3. 6.5.3 一般的な I2C の動作
      4. 6.5.4 I2C のシングル バイトおよびマルチ バイト転送
      5. 6.5.5 I2C のシングル バイト書き込み
      6. 6.5.6 I2C のマルチ バイト書き込み
      7. 6.5.7 I2C のシングル バイト読み出し
      8. 6.5.8 I2C のマルチ バイト読み出し
  8. 7 レジスタ マップ
    1. 7.1 ページ 0 レジスタ
    2. 7.2 ページ 1 レジスタ
    3. 7.3 PAGE 2 レジスタ
    4. 7.4 PAGE 4 レジスタ
    5. 7.5 PAGE 5 レジスタ
    6. 7.6 PAGE 6 レジスタ
    7. 7.7 PAGE 7 レジスタ
    8. 7.8 PAGE 8 レジスタ
    9. 7.9 BOOK100 PAGE9 レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 モノラル / ステレオの構成
        2. 8.2.2.2 EMI パッシブ デバイス
        3. 8.2.2.3 その他のパッシブ デバイス
      3. 8.2.3 アプリケーション特性の波形
    3. 8.3 推奨事項および禁止事項
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.2 ページ 1 レジスタ

表 7-43 に、PAGE 1 レジスタに対してメモリマップトレジスタを一覧表示します。表 7-43 にないレジスタ オフセット アドレスはすべて予約済みと見なして、レジスタの内容は変更しないでください。

表 7-43 ページ 1 レジスタ
アドレス略称説明セクション
0hPAGEデバイスのページセクション 7.2.1
EhDEV_PERF_TUNING_07デバイス性能調整レジスタセクション 7.2.2
18hPVDD_OVLO1PVDD 過電圧セクション 7.2.3
2BhDEV_PERF_TUNING_04デバイス性能調整レジスタセクション 7.2.4
64hI2C_CKSUMI2C のチェックサムセクション 7.2.5

7.2.1 PAGE レジスタ (アドレス = 0h) [リセット = 00h]

概略表に戻ります。

デバイスのメモリ マップはページとブックに分割されています。このレジスタはページを設定します。

表 7-44 PAGE レジスタ フィールドの説明
ビットフィールドタイプリセット説明
7-0PAGE[7:0]R/W0hデバイス ページの設定。
  • 0h = ページ 0
  • 1h = ページ 1
  • FFh=ページ 255

7.2.2 DEV_PERF_TUNING_07 レジスタ (アドレス = Eh) [リセット = 0Bh]

概略表に戻ります。

デバイス性能調整レジスタ

表 7-45 DEV_PERF_TUNING_07 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6予約済みR0h予約済み
5-4予約済みR0h予約済み
3-0DEV_PERF_TUNING_07[3:0]R/WBhデバイス性能調整レジスタ
  • 0h = 外部 PVDD モード調整
  • Bh = 予約済み

7.2.3 PVDD_OVLO1 レジスタ (アドレス = 18h) [リセット = EBh]

概略表に戻ります。

外部 PVDD モードで PVDD OVLO 電圧を設定します

表 7-46 PVDD_OVLO1 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-6pvdd_ovlo_th_sel_ext_boost[1:0]R/W3h外部 PVDD モードにおける Pvdd ovlo スレッショルド選択
  • 0h = 13.5 V
  • 1h = 14 V
  • 2h = 15 V
  • 3h = 16 V
5-4予約済みR/W2h予約済み
3-2予約済みR/W2h予約済み
1-0予約済みR/W3h予約済み

7.2.4 DEV_PERF_TUNING_04 レジスタ (アドレス = 2Bh) [リセット = 80h]

概略表に戻ります。

デバイス性能調整レジスタ

表 7-47 DEV_PERF_TUNING_04 レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0DEV_PERF_TUNING_04[7:0]R/W80hデバイス パフォーマンスの調整。PPC3 ソフトウェアは、必要な正しい構成を生成します

7.2.5 I2C_CKSUM レジスタ (アドレス = 64h) [リセット = 00h]

概略表に戻ります。

I2C チェックサムを返します。

表 7-48 I2C_CKSUM レジスタのフィールドの説明
ビットフィールドタイプリセット説明
7-0I2C_CKSUM[7:0]R/W0hI2C チェックサムを返します。このレジスタに書き込むと、チェックサムが書き込まれた値にリセットされます。このレジスタは、すべてのブックとページの他のレジスタに書き込みを行うと更新されます。