JAJSVW4A December   2024  – February 2025 ISO6520-Q1 , ISO6521-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
  6. 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  パッケージの特性
    6. 5.6  電気的特性— 5V 電源
    7. 5.7  電源電流特性— 5V 電源
    8. 5.8  電気的特性— 3.3V 電源
    9. 5.9  電源電流特性— 3.3V 電源
    10. 5.10 電気的特性— 2.5V 電源 
    11. 5.11 電源電流特性— 2.5V 電源
    12. 5.12 電気的特性— 1.8V 電源
    13. 5.13 電源電流特性— 1.8V 電源
    14. 5.14 スイッチング特性— 5V 電源
    15. 5.15 スイッチング特性— 3.3V 電源
    16. 5.16 スイッチング特性— 2.5V 電源
    17. 5.17 スイッチング特性— 1.8V 電源
    18. 5.18 代表的特性
  7. パラメータ測定情報
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
    4. 7.4 デバイスの機能モード
      1. 7.4.1 デバイス I/O 回路図
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
        1. 8.4.1.1 PCB 材料
      2. 8.4.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 付録:パッケージ オプション
    2. 11.2 テープおよびリール情報

テープおよびリール情報

ISO6520-Q1 ISO6520F-Q1 ISO6521-Q1 ISO6521F-Q1
デバイスパッケージ
タイプ
パッケージ図ピン数SPQリール
直径 (mm)
リール
幅 W1 (mm)
A0
(mm)
B0
(mm)
K0
(mm)
P1
(mm)
W
(mm)
ピン 1 の
象限
ISO6521QDRQ1

SOIC

D

8

3000

330.0

12.4

6.4

5.2

2.1

8.0

12.0

Q1

ISO6521FQDRQ1

SOIC

D

8

3000

330.0

12.4

6.4

5.2

2.1

8.0

12.0

Q1

ISO6520QDRQ1SOIC

D

8

3000

330.0

12.4

6.45.22.1

8.0

12.0

Q1

ISO6520FQDRQ1SOIC

D

8

3000

330.0

12.4

6.45.22.1

8.0

12.0

Q1

ISO6520-Q1 ISO6520F-Q1 ISO6521-Q1 ISO6521F-Q1
デバイスパッケージ タイプパッケージ図ピン数SPQ長さ (mm)幅 (mm)高さ (mm)
ISO6521QDRQ1

SOIC

D

8

3000

353.0

353.0

32.0

ISO6521FQDRQ1

SOIC

D

8

3000

353.0353.032.0
ISO6520QDRQ1

SOIC

D

8

3000

353.0353.0

32.0

ISO6520FQDRQ1

SOIC

D

8

3000

353.0353.0

32.0