JAJSWC8 March   2025 TPSI3050M

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全関連認証
    8. 5.8  安全限界値
    9. 5.9  電気的特性
    10. 5.10 スイッチング特性
    11. 5.11 絶縁特性曲線
    12. 5.12 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  イネーブル状態の送信
      2. 7.3.2  電力伝送
      3. 7.3.3  ゲート ドライバ
      4. 7.3.4  モードの概要
      5. 7.3.5  3 線式モード
      6. 7.3.6  2 線式モード
      7. 7.3.7  VDDP、VDDH、VDDM 低電圧誤動作防止 (UVLO)
      8. 7.3.8  キープオフ回路
      9. 7.3.9  電源と EN のシーケンシング
      10. 7.3.10 過熱保護
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 2 線式と 3 線式の各モードの選択
        2. 8.2.2.2 CDIV1、CDIV2 容量
        3. 8.2.2.3 RPXFR の選択
        4. 8.2.2.4 CVDDP 容量
        5. 8.2.2.5 ゲート ドライバの出力抵抗
        6. 8.2.2.6 起動時間と復帰時間
        7. 8.2.2.7 補助電流の供給、VDDM からの IAUX
        8. 8.2.2.8 VDDM リップル電圧
      3. 8.2.3 アプリケーション曲線
      4. 8.2.4 絶縁寿命
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.7 VDDP、VDDH、VDDM 低電圧誤動作防止 (UVLO)

TPSI3050M は、入力および出力両方の電源、VDDP、VDDH、VDDM の内部 UVLO 保護機能を実装しています。VDDP が UVLO スレッショルド電圧を下回ると、電源は VDDM および VDDH レールへの転送を停止します。時間の経過とともに、VDDH および VDDM レールが放電を開始します。VDDP で十分な電荷が得られる場合、デバイスは VDRV を Low にアサートするように信号の送信を試行します。VDDP で十分な電荷が得られない場合、タイムアウト メカニズムにより、タイムアウトに達した後に VDRV が確実に Low にアサートされます。VDDH または VDDM のいずれかがそれぞれの UVLO スレッショルドを下回ると、EN の状態に関係なく VDRV が Low にアサートされます。UVLO 保護ブロックはヒステリシスを備えており、電源のノイズ耐性向上に役立ちます。ターンオンおよびターンオフ中に、ドライバはピーク過渡電流をソースおよびシンクします。これにより、VDDH、VDDM 電源の電圧降下が発生する可能性があります。内部の UVLO 保護ブロックは、これらの通常のスイッチング過渡中、関連するノイズを無視します。