JAJSWP3 June   2025 TXGS441-SEP

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  スイッチング特性、VCCA = 1.8 ± 0.15 V
    7. 5.7  スイッチング特性、VCCA = 2.5 ± 0.2 V
    8. 5.8  スイッチング特性、VCCA = 3.3 ± 0.3 V
    9. 5.9  スイッチング特性、VCCA = 5.0 ± 0.5 V
    10. 5.10 スイッチング特性：Tsk、TMAX
    11. 5.11 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 負荷回路および電圧波形
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 プルダウン内蔵の CMOS シュミット トリガ入力
        1. 7.3.1.1 スタティック プルダウン抵抗内蔵の入力
      2. 7.3.2 バランスのとれた高駆動能力の CMOS プッシュプル出力
      3. 7.3.3 VCC 接続解除
      4. 7.3.4 過電圧許容入力
      5. 7.3.5 グリッチ フリーの電源シーケンス
      6. 7.3.6 負のクランプ ダイオード
      7. 7.3.7 フル構成可能なデュアル レール設計
      8. 7.3.8 高速変換をサポート
      9. 7.3.9 AC ノイズ除去
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.5 グリッチ フリーの電源シーケンス

どちらの電源レールも、入出力にグリッチを発生させることなく任意の順番で電源をオンまたはオフにすることができます (つまり、VCC を Low に保持する必要がある場合に、出力が誤って VCC に遷移したり、その逆もあります)。この性質のグリッチは、周辺装置から有効なデータ ビットと誤って解釈される可能性があり、周辺装置のデバイス リセットやデバイス構成を誤ってトリガしたり、周辺装置のデータを誤って初期化する可能性もあります。