JAJSX02A July   2025  – November 2025 TLV61290

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 システム特性
    7. 6.7 I2C インターフェイス タイミング特性
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 出力電圧設定
      2. 7.3.2 スイッチング周波数およびスペクトラム拡散クロック
    4. 7.4 デバイスの機能モード
      1. 7.4.1  イネーブルおよびスタートアップ
      2. 7.4.2  動作モードの設定
      3. 7.4.3  バイパス モード
      4. 7.4.4  昇圧制御動作
      5. 7.4.5  自動 PFM モード
      6. 7.4.6  強制 PWM モード
      7. 7.4.7  超音波モード
      8. 7.4.8  出力放電
      9. 7.4.9  低電圧誤動作防止
      10. 7.4.10 電流制限動作
      11. 7.4.11 グランドへの出力短絡保護
      12. 7.4.12 サーマル シャットダウン
      13. 7.4.13 パワー グッド表示ステータス
    5. 7.5 プログラミング
      1. 7.5.1 データの有効性
      2. 7.5.2 開始条件と停止条件
      3. 7.5.3 バイト フォーマット
      4. 7.5.4 アクノリッジ (ACK) とアクノリッジなし (NACK)
      5. 7.5.5 ターゲット アドレスおよびデータ方向ビット
      6. 7.5.6 単一読み取りおよび書き込み
      7. 7.5.7 複数読み取りおよび複数書き込み
    6. 7.6 レジスタマップ
      1. 7.6.1 DeviceID レジスタ
      2. 7.6.2 CONFIG レジスタ
      3. 7.6.3 VOUTFLOORSET レジスタ
      4. 7.6.4 ILIMBSTSET レジスタ
      5. 7.6.5 VOUTROOFSET レジスタ
      6. 7.6.6 STATUS レジスタ
      7. 7.6.7 ILIMPTSET レジスタ
      8. 7.6.8 BSTLOOP レジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 TLV61290 (2.5V-4.35V VIN、3.4V VOUT、4A 出力電流)
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細設計パラメータ
          1. 8.2.1.2.1 インダクタの選択
          2. 8.2.1.2.2 出力コンデンサ
          3. 8.2.1.2.3 入力コンデンサ
          4. 8.2.1.2.4 ループ安定性のチェック
        3. 8.2.1.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
      3. 8.4.3 熱に関する情報
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 サード・パーティ製品に関する免責事項
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1.     79

7.5.4 アクノリッジ (ACK) とアクノリッジなし (NACK)

アクノリッジ (受信確認) は各バイトの後に行われます。アクノリッジ ビットによりレシーバは、バイトが正常に受信され、別のバイトが送信されることをトランスミッタに信号伝達することができます。9 番目のアクノリッジ クロック パルスを含むすべてのクロック パルスはコントローラによって生成されます。

アクノリッジ クロック パルスの間にトランスミッタは SDA ラインを解放するため、レシーバは SDA ラインを Low レベルにプルし、このクロック パルスが High レベルの間は安定した Low レベルを維持できます。

アクノリッジなし信号は、9 番目のクロック パルスの間、SDA が High レベルに維持されるときです。その後コントローラは転送を中止する STOP を生成するか、新しい転送を開始する START を繰り返し生成することができます。