JAJSX20C December   1995  – July 2025 TLC27L1 , TLC27L1A , TLC27L1B

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  損失定格
    3. 5.3  推奨動作条件
    4. 5.4  C 接尾辞の電気的特性
    5. 5.5  VDD = 5V の C 接尾辞での動作特性
    6. 5.6  VDD = 10V の C 接尾辞の動作特性
    7. 5.7  I 接尾辞の電気的特性
    8. 5.8  VDD = 5V の I 接尾辞の動作特性
    9. 5.9  VDD = 10V の I 接尾辞の動作特性
    10. 5.10 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 単一電源と分割電源テスト回路の関係
    2. 6.2 入力バイアス電流
    3. 6.3 Low レベル出力電圧
    4. 6.4 入力オフセット電圧の温度係数
    5. 6.5 最大出力応答
    6. 6.6 テスト時間
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 単一電源動作
      2. 7.1.2 入力特性
      3. 7.1.3 ノイズ性能
      4. 7.1.4 帰還
      5. 7.1.5 静電放電 (ESD) の保護
      6. 7.1.6 ラッチアップ
      7. 7.1.7 出力特性
      8. 7.1.8 代表的なアプリケーション
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

7.1.4 帰還

オペアンプ回路では、ほとんどの場合帰還が採用されており、帰還は発振の第一の前提条件であるため、注意が必要です。ほとんどの発振問題は、容量性負荷を駆動し、入力容量を無視することによって発生します。帰還抵抗と並列に小容量のコンデンサを接続するのが効果的な対策です (図 7-6を参照ください)。このコンデンサの値は、経験的に最適化されています。

TLC27L1 TLC27L1A 入力容量の補償図 7-6 入力容量の補償