JAJSX42 August   2025 ADS9803

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 アナログ入力
        1. 6.3.1.1 入力クランプ保護回路
        2. 6.3.1.2 プログラマブル ゲイン アンプ (PGA)
        3. 6.3.1.3 広い同相電圧除去回路
      2. 6.3.2 ADC の伝達関数
      3. 6.3.3 ADC サンプリング クロック入力
      4. 6.3.4 複数の ADC の同期
      5. 6.3.5 基準電圧
      6. 6.3.6 データ インターフェイス
        1. 6.3.6.1 データ クロック出力
        2. 6.3.6.2 ADC 出力データ ランダマイザー
        3. 6.3.6.3 データの平均化
        4. 6.3.6.4 データ インターフェイスのテスト パターン
          1. 6.3.6.4.1 固定パターン
          2. 6.3.6.4.2 デジタル ランプ
          3. 6.3.6.4.3 交互テスト パターン
    4. 6.4 デバイスの機能モード
      1. 6.4.1 リセット
      2. 6.4.2 パワーダウン
      3. 6.4.3 初期化シーケンス
      4. 6.4.4 通常動作
      5. 6.4.5 スピード昇圧モード
    5. 6.5 プログラミング
      1. 6.5.1 レジスタ書き込み
      2. 6.5.2 レジスタ読み出し
      3. 6.5.3 SPI 設定用デイジー チェーン トポロジにおける複数デバイス
        1. 6.5.3.1 デイジーチェーンでのレジスタ書き込み
        2. 6.5.3.2 デイジーチェーンでのレジスタ読み出し
  8. 7 レジスタ マップ
    1. 7.1 レジスタ バンク 0
    2. 7.2 レジスタ バンク 1
    3. 7.3 レジスタ バンク 2
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 パラメトリック測定ユニット (PMU)
      2. 8.2.2 設計要件
      3. 8.2.3 詳細な設計手順
      4. 8.2.4 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.1 レジスタ バンク 0

図 7-1 レジスタ バンク 0 マップ
追加 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
00h RESERVED SPI_MODE SPI_RD_EN リセット
01h RESERVED DAISY_CHAIN_LEN RESERVED
03h RESERVED REG_BANK_SEL
04h RESERVED INIT_1
06h REG_00H_READBACK
表 7-1 レジスタ セクション / ブロック アクセス タイプ コード
アクセス タイプ コード 説明
R R 読み出し
W W 書き込み
R/W R/W 読み出しまたは書き込み
リセットまたはデフォルト値
-n リセット後の値またはデフォルト値

7.1.1 レジスタ 00h (オフセット = 0h) [リセット = 0h]

図 7-2 レジスタ 00h
15 14 13 12 11 10 9 8
RESERVED
W-0h
7 6 5 4 3 2 1 0
RESERVED SPI_MODE SPI_RD_EN リセット
W-0h W-0h W-0h W-0h
図 7-3 レジスタ 00h のフィールドの説明
ビット フィールド タイプ リセット 説明
15-3 RESERVED W 0h 予約済み。デフォルトのリセット値から変更しないでください。
2 SPI_MODE W 0h レジスタ アクセスの構成インターフェイスとして、SPI モードとデイジーチェーン SPI モードのどちらかを選択します。
0：デイジーチェーン SPI モード
1：SPI モード
1 SPI_RD_EN W 0h レガSPI モードでレジスタ読み出しアクセスを有効にします。このビットは、デイジーチェーン SPI モードでは無効です。
0：レジスタ読み出しは無効化
1：レジスタ読み出しは有効化
0 リセット W 0h ADC リセット制御。
0：通常のデバイス動作
1：ADC とすべてのレジスタのリセット

7.1.2 レジスタ 01h (オフセット = 1h) [リセット = 0h]

図 7-4 レジスタ 01h
15 14 13 12 11 10 9 8
RESERVED
R/W-0h
7 6 5 4 3 2 1 0
RESERVED DAISY_CHAIN_LEN RESERVED
R/W-0h R/W-0h R/W-0h
図 7-5 レジスタ 01h のフィールドの説明
ビット フィールド タイプ リセット 説明
15-7 RESERVED R/W 0h 予約済み。デフォルトのリセット値から変更しないでください。
6-2 DAISY_CHAIN_LEN R/W 0h SPI デイジーチェーン接続されている ADC の数
0：1 ADC
1：2 ADC
31：32 ADC
1-0 RESERVED R/W 0h 予約済み。デフォルトのリセット値から変更しないでください。

7.1.3 レジスタ 03h (オフセット = 3h) [リセット = 2h]

図 7-6 レジスタ 03h
15 14 13 12 11 10 9 8
RESERVED
R/W-0h
7 6 5 4 3 2 1 0
REG_BANK_SEL
R/W-2h
図 7-7 レジスタ 03h のフィールドの説明
ビット フィールド タイプ リセット 説明
15-8 RESERVED R/W 0h 予約済み。デフォルトのリセット値から変更しないでください。
7-0 REG_BANK_SEL R/W 2h 読み出しおよび書き込み動作のレジスタ バンクの選択。
0：レジスタ バンク 0 を選択
2：レジスタ バンク 1 を選択
16：レジスタ バンク 2 を選択

7.1.4 レジスタ 04h (オフセット = 4h) [リセット = 0h]

図 7-8 レジスタ 04h
15 14 13 12 11 10 9 8
RESERVED
R/W-0h
7 6 5 4 3 2 1 0
RESERVED INIT_1
R/W-0h R/W-0h
図 7-9 レジスタ 04h のフィールドの説明
ビット フィールド タイプ リセット 説明
15-4 RESERVED R/W 0h 予約済み。デフォルトのリセット値から変更しないでください。
3-0 INIT_1 R/W 0h 通常動作用に 1011b を書き込みます。詳細については、初期化シーケンス セクションを参照してください。

7.1.5 レジスタ 06h (オフセット = 6h) [リセット = 2h]

図 7-10 レジスタ 06h
15 14 13 12 11 10 9 8
REG_00H_READBACK
R-0h
7 6 5 4 3 2 1 0
REG_00H_READBACK
R-5h
図 7-11 レジスタ 06h のフィールドの説明
ビット フィールド タイプ リセット 説明
15-0 REG_00H_READBACK R 2h このレジスタは、読み戻しのためのレジスタ アドレス 0x00 のコピーです。