JAJSX67A August   2025  – December 2025 PGA854

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 ゲイン制御
      2. 7.3.2 入力保護
      3. 7.3.3 出力同相モードピン
      4. 7.3.4 完全出力差動アンプを使用したノイズの形成
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 リニア動作入力範囲
      2. 8.1.2 差動入力の消費電流
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 ADS127L11 および ADS127L21B、24 ビット、デルタ シグマ ADC ドライバ回路
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 デバイス サポート
      1. 9.1.1 開発サポート
        1. 9.1.1.1 PSpice® for TI
        2. 9.1.1.2 TINA-TI™シミュレーション ソフトウェア (無償ダウンロード)
    2. 9.2 ドキュメントのサポート
      1. 9.2.1 関連資料
    3. 9.3 ドキュメントの更新通知を受け取る方法
    4. 9.4 サポート・リソース
    5. 9.5 商標
    6. 9.6 静電気放電に関する注意事項
    7. 9.7 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

4 デバイス比較表

デバイス 出力タイプ ゲイン (V/V) 帯域幅 (MHz) スルーレート (V/µs) ノイズ (nV/√Hz)
PGA849 シングル エンド ⅛、¼、½、1、2、4、8、16 10 35 8.6
INA849 シングル エンド G = 1 + 6kΩ/RG 28 35 1

PGA848

 シングル エンド 1/2、1、2、5、10、20、50、100 6.2 43 8.5

PGA854

 差動 1/2、1、2、5、10、20、50、100 6.2 45 8.8
PGA855 差動 ⅛、¼、½、1、2、4、8、16 10 35 7.8
INA851 差動 G = 1 + 6kΩ/RG 22 37 3.2
INA821 シングル エンド G = 1 + 49.4kΩ/RG 4.7 2 7
INA819 シングル エンド G = 1 + 50kΩ/RG 2 0.9 8