JAJSXN6 December 2025 TPS544B27W
PRODUCTION DATA
図 7-71 に、SYS_CFG_USER1 を示し、表 7-91 に、その説明を示します。
概略表に戻ります。
書き込みトランザクション:書き込みワード
読み取りトランザクション:読み出しワード
データ形式:符号なしバイナリ (2 バイト)
NVM バックアップ:EEPROM
更新:オンザフライ。一部のフィールドを有効にするには、出力を無効にする必要があります。このレジスタには、システム構成用のその他のビットが含まれています。
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 |
| FCCM | VOUT_CTRL[1:0] | EN_SS_DCM | PGD_DEL[1:0] | SEL_NOC[1:0] | |||
| R/W-Xh | R/W-Xh | R/W-Xh | R/W-Xh | R/W-Xh | |||
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| SEL_ALRT_FN[1:0] | 予約済み | 予約済み | SEL_FIX_OVF | EN_FIX_OVF | |||
| R/W-Xh | R/W-X | R/W-X | R/W-Xh | R/W-Xh | |||
| ビット | フィールド | タイプ | リセット | 説明 |
|---|---|---|---|---|
| 15 | FCCM | R/W | X | このビットでは、強制連続導通モード (FCCM) と不連続導通モード (DCM) のいずれかを選択します。PMBus 書き込みは常に受け付けられ、データは更新されます。ただし、このビットを有効にするには、出力を無効にする必要があります。
|
| 14:13 | VOUT_CTRL[1:0] | R/W | X | これらのビットは、レールの出力電圧の制御方法を決定します。PMBus 書き込みは常に受け付けられ、データは更新されます。ただし、このビットを有効にするには、出力を無効にする必要があります。
|
| 12 | EN_SS_DCM | R/W | X | このビットは、ソフト スタート時に DCM を強制します。
|
| 11:10 | PGD_DEL[1:0] | R/W | X | これらのビットは、ソフト スタート完了から PGOOD/VRRDY ピンが High になるまでの遅延時間を設定します。この遅延時間はレールのスタートアップごとに 1 回のみ含まれます。
|
| 9:8 | SEL_NOC[1:0] | R/W | X | これらのビットは、ローサイド MOSFET のシンク電流を制限する低電流故障 (UCF) スレッショルドを選択します。スレッショルドは、次の表の ICC_MAX によって決まります。 |
| 7:6 | SEL_ALRT_FN[1:0] | R/W | X | これらのビットは、ALERT ピンの機能を選択します。
|
| 5:4 | 予約済み | R/W | X | |
| 3:2 | 予約済み | R/W | X | |
| 1 | SEL_FIX_OVF | R/W | X | このビットは、固定出力電圧 OVF スレッショルドを選択するために使用されます。次の表に示すように、出力のスレッショルドは VOUT_SCALE_LOOP にも依存します。
|
| 0 | EN_FIX_OVF | R/W | X | このビットを使用して、固定出力電圧 OVF スレッショルドを有効にします。 |