JAJU827B july 2021 – april 2023
次のステップとして、フィルタ処理された信号はデジタル・ドメインに変換されます。これは、外部 ADC ADS8363 または C2000 MCU の内部 ADC によって行われます。ADS8363 の場合、8 つのチャネルのうち 4 つのみが使用されます。フィルタの出力は、アンチエイリアシング・フィルタを追加した、チャネル CHA0、CHA1、CHB0、CHB1 に接続されています。未使用の入力はグランドに接続されています。CMA と CMB はチャネル A とチャネル B の同相入力であり、REF5025 から供給される 2.5V のリファレンス電圧に接続されています。REF5025 は、ADC のリファレンス電圧としても使用され、CT の後に信号をバイアスする目的でも使用されます。ADS8363 の SPI は、2 つのデータ・ラインを使用できます。これは、2 チャネル以上のアーク検出が実装されている場合に、必要なデータ・レートを達成するために必要です。2 つのデータ・ラインを持つ ADS8363 SPI の実装方法についてのガイドは、『ADS8363 疑似差動動作モードとのインターフェイス』アプリケーション・ノートを参照してください。
この設計で必要とされるデータ・レートは、式 3 で計算されます。
ここで、
前述のアプリケーション・ノートに示されているように、250kSPS のサンプリング・レート、最大 4 チャネル、およびサンプルあたり 22 ビットの場合、22MBit/s のビット・レートが得られます。ADS8363 の最大 SPI クロック周波数 fSPI は 20Mhz なので、4 チャネル動作に必要なビット・レートを達成するには、両方のデータ・ラインが必要です。ビット・レート、つまりサンプリング・レートを調整する最も簡単な方法は、ADS8363 で連続サンプリングを行い、SPI クロックを変更することです。このクロックは変換とデータ転送に使用されるからです。SPI クロック周波数は 式 4 で計算されます。
ここで、
最大ビット・レートが 22MBit/s で、2 つのデータ・ラインを使用した場合、SPI クロック周波数 fSPI は 11MHz になります。別の例として、1 つのチャネルのみを使用する場合、5.5MBit/s のビット・レートが必要であり、これは 1 つのデータ・ラインと 5.5MHz の fSPI のみを使用することで実装されます。
信号品質を向上させるために、すべての SPI 信号に直列終端を実装し、クロック信号に AC 終端を実装しています。連続サンプリングが実装されているため、チップ・セレクト信号は永続的に Low にプルされます。
C2000 の内部 ADC を使用する場合、フィルタ出力信号はレベル・シフト・ステージに接続され、別の OPA4322 によって実装されます。controlCARD コネクタのアナログ入力に信号を接続する前に、5V レベルを 3.3V レベルに変換するだけです。