低静止電流 (I_Q) の障壁を打破する方法

静止電流 (I_Q) を最適化するには、互いに競合する設計上の複数の課題を解決する必要があります。設計の際に、過渡応答、ノイズ、精度に関する重要な性能仕様すべてを満たすと同時に、静止電流 ( I_Q) を数分の 1 程度にまで低減する必要があります。性能仕様でトレードオフを評価する前に、出力負荷範囲全体で静止電流 (I_Q) と電力損失を定量化する必要があります。DC/DC スイッチング・コンバータの場合、負荷電流に対する電力効率に注目します。一方、LDO の場合は、負荷電流に対する電流効率に注目します。

たとえば、図 10 に、TI の TPS63900https://www.tij.co.jp/product/jp/TPS63900 昇降圧コンバータの効率、および競合製品との対比を示します。1µA から 6 桁上 (1A) までにわたる負荷電流範囲で TPS63900 の効率は 80% 以上にとどまり、ピーク効率は 96% に達しています。

過渡応答の課題への対処

過渡応答を改善するための鍵は、最善のトポロジーを出発点とすることです。たとえば、TPS61094 は低 I_Q と高速過渡応答に対応しています。 TPS61094 は、スーパーキャパシタ充電 (降圧) およびスーパーキャパシタ放電 (昇圧) モードで I_Q が 60nA と小さい双方向昇降圧コンバータです。TPS61094 は、出力の dv/dt の傾きを監視しそのレギュレーション動作を調整することで、任意の瞬間の過渡性能を最適化します。これにより、低 I_Q を維持しながら、出力の電圧降下を迅速に検出できます。その結果、バックアップ電源のサポートまたはスーパーキャパシタによるピーク負荷のサポートを TPS61094 が開始する際に、出力電圧はほぼ一定に保たれます。

電流を多く消費するブロックの数をできるだけ減らす必要があります。つまり、トポロジーがシンプルであるほど、改善につながります。たとえば、TPS63900 は 4 スイッチの昇降圧コンバータであり、静止電流 (I_Q) は 75nA です。この製品は単一モードを使用して出力電圧のレギュレーションを実施し、入力レベルより上か下、または入力に等しい値にします。コア・アーキテクチャに加えて、軽負荷に移行するときにサンプル / ホールドの手法を使用し、すべての内部サポート機能の I_SHDN を最小化します。

ゼロ電流帰還デバイダ、デジタル支援制御機能、ダイナミッ
ク・バイアス印加によって、電流をさらに節減することもできます。ダイナミック・バイアス印加はよく知られた手法ですが、
わずか数 nA で動作させる場合には課題をもたらす可能性があります。バイアス電流が小さいときにゲインが小さくなる事態を防止するために、バイアス電流の関数としてトランスコンダクタンスと出力抵抗の両方を最適化すると、静止電流 (I_Q) 効率の良い定ゲイン・アンプを実現できます。

別の手法は、高速スタートアップ回路を使用することです。サンプル / ホールドのリファレンス・システムのスタートアップ時間を短くすると、バンドギャップ・コアとスケーリング・アンプ回路のオン時間は非常に短くなります。この結果、オン時間とオフ時間の比率を改善できるので、平均電流をナノアンペアの範囲まで低減しながら、ノイズと精度の水準を維持することができます。

ライン過渡応答を改善するために、エネルギー効率の優れた方法で、電圧レギュレーション・ループにフィードフォワード手法を適用します。バイアス電流を調整するため、または回路を有効にするために過渡検出回路を使用すると、出力側での電圧低下とセトリング・タイムの両方をさらに小さくすることができます。

図 11 に、TPS63900 にこれらの手法を適用した状況を示します。ライン過渡は出力電圧の中でかろうじて認識できますが、スイッチング・リップルを大幅に下回っています。それに対し、他のデバイスでは 100mV の変化を示しています。

スイッチング・ノイズの問題への対処

高精度データ・アプリケーションを設計する場合の 1 つの優先事項は、DC/DC コンバータのスイッチング・ノイズを制御することです。特に複数のパワー・セーブ・モードで、大きな出力電圧リップルの要因となる過渡バーストに対処する必要があります。このリップルを低減する 1 つの方法は、1 つのスイッチング・サイクルの間に出力へ渡されるエネルギー・パッケージを最小化することです。ただし、それで十分ではない場合はどうなるでしょうか。

昇圧コンバータ TPS62840 は、静止電流 (I_Q) が 60nA であり、実装済みの STOP ピンを使用して、現在のスイッチング・サイクルが終わった後にレギュレータのスイッチング動作を直ちに停止することで、完全にスイッチング・ノイズのない時間を確保できます (図 12 を参照)。

他のノイズ問題への対処

スイッチング・ノイズ以外に、熱雑音とフリッカ・ノイズの各成分を含む連続的な自己雑音が 0.1Hz～100kHz の範囲内に
存在しており、静止電流 (I_Q) バイアスがより小さい場合はこの自己雑音が懸案事項になります。通常はリファレンスがノイズの最大寄与要因なので、電圧と電流両方のリファレンスを作成するために内蔵バージョンのサンプル / ホールド方式を選択すると、デバイスの寿命全体にわたって、面積、ノイズ、静止電流 (I_Q)、性能の信頼性 (ドリフトなし) に関して魅力的なトレードオフを実現できます。このようなサンプル / ホールド回路の欠点は、小さいリップル誤差を生成することです。

図 13 に、TI の高精度 D/A コンバータ (DAC) とオペアンプ・ファミリを使用してサンプル / ホールドの動作最適化を試みる設計を示します。発生したグリッチはこの対策を通じて、式に示すレギュレータのノイズ・フロア内に適切に収まります。これらの手法の一部を採用することで、TPS7A02 LDO を使用する設計のグリッチとその他の不要なノイズを除去できます。図 14 に示すように、TPS7A02 デバイスのサンプル / ホールド回路によるノイズ成形機能を通じて、10Hz～100Hz の周波数帯で積分ノイズを 40% 以上低減できます。

ダイ・サイズとソリューション面積の問題への対処

ナノパワー・レギュレータ内で面積が非常に大きいブロックの 1 つとして、電流リファレンスを挙げることができます。この回路は、1～10nA のバイアス・レッグを生成する役割を果たします。電流リファレンス・ブロック内にある電流バイアス生成領域では、複数の抵抗素子が支配的になっています。値の小さい抵抗の両端間に小さいバイアス電圧を印加すると、抵抗値が減少する結果になります。リファレンス・バイアス電流を形成するときに、1 つの手法を使用して、∆V_gst/R または ∆V_be/R の回路を生成することができます。

図 15 に、温度係数がほぼ 0 であるバイアス電流を生成するための優れた実装方法を示します。この場合、R₁ と R_bias の各抵抗の間で小さい電圧バイアスを使用し、温度係数がそれぞれ正と負であるバイアス電流を作り出します。

これらの手法を使用して、より面積の小さい受動領域を実現し、実質的にダイ面積を縮小することができます。すでに説明した、静止電流 (I_Q) x 最小パッケージの面積という FOM (性能指標) は、このような手法の面積効率を比較する最善の方法です。TPS7A02 デバイスは、2019 年に 1mm × 1mm の DQN (dual-flat-no-leads) パッケージで発売され、2021 年にその WCSP (Wafer Chip-Scale Package) のバリアントが発売されました。この LDO は、I_Q x パッケージ面積効率の FOM に関して業界で最も小さい値の 1 つ (10nA-mm² 未満) を実現しています。図 16 に、標準的な 0402 コンデンサと、TPS7A02 の供給に使用されている DQN と WCSP の各パッケージを横に並べて対比します。

電源電圧スーパーバイザに対して類似の面積縮小手法を適用する場合、主な課題は、10V を上回る電圧を検知しながら、0.5μA 未満という静止電流 (I_Q) の水準をどのようにして維持するかです。監視対象電圧に対して静電容量式センシングを実施して、サンプル / ホールド手法を組み合わせると、ダイ面積を縮小し、応答時間を改善することができます。高い入力電圧に対応する TPS3840https://www.tij.co.jp/product/jp/TPS3840 ナノパワー・スーパーバイザの静止電流 (I_Q) は 350nA 未満であり、最短 15μs のリセット伝搬遅延を達成すると同時に、10V レールを直接監視することができます。

ボード面積を節減するための非常に魅力的な方法の 1 つは、より多くの機能を単一のダイに統合することです。この統合により、スーパーバイザ、リファレンス・システム、LDO、バッテリ・チャージャ、DC/DC コンバータのような複数のブロックが共通のビルディング・ブロックを共有すると同時に、全体としての静止電流 (I_Q) を低減することができます。図 17 に、バッテリ充電管理 IC である BQ25125 の能力を示します。この IC は複数の低静止電流 (I_Q) 機能を統合し、フレキシブルな方法で制御します。I₂C を使用して、パワー・マネージメント・システム全体を、ウェアラブル、メーター、車載センサなどの IoT アプリケーションに組み込むという主な利点を実現します。

リーケージとスレッショルド未満領域での動作という問題への対処

TI の電源プロセス・テクノロジーは、低消費電力の設計に合わせて最適化済みの素子を利用します。高密度の抵抗とコンデンサを斬新な回路手法と組み合わせることで、静止電流 (I_Q) とダイ・サイズの両方の低減が可能になります。パワー FET とデジタル・ロジックは低リーケージのトランジスタを提供すると同時に、速度についても最適化されています。したがって、I_SHDN と面積の間で、排他的な (両立が難しい) 妥協を強いられることはありません。加えて、V_GS-V_T レベルが低い、スレッショルド未満領域での動作に関して高精度のモデル化を実施すると、図 18 のようになり、最小でピコアンペア/マイクロメートル (pA/μm) というバイアス水準まで、信頼性の高い動作を実現できるようになります。