詳細：

RAM の読み取りデータ中に、読み取りまたは部分的な書き込みトランザクションにより 1 ビットのエラーが発生した場合、RAM は、次の「メモリ読み取り」がその後の部分的な書き込みトランザクションによるものであると、RAM への後続の誤った書き込みにつながる可能性のある状態になります。「メモリ読み取り」が実際のメモリ読み出しトランザクションによるものであるならば、内部状態の残存は消去され、後にスプリアス書き込みが行われる可能性はありません。スプリアス書き込みは、部分的な書き込みトランザクションより前に書き込まれた最後のメモリ アドレスに行われ、スプリアス書き込みがトリガされます。この問題は MBOX と L2 にのみ適用されます。

図 2-2 には、問題が該当するシナリオ（例 1、2、3）と該当しないシナリオ（例 4、5、6）を明確に示します。トランザクション番号は説明のためのものであり、各操作が発生する正確なサイクルを必ずしも表しているわけではありません。[SEC–シングル ビット エラー訂正、DED–ダブル ビット エラー検出]

回避方法：

以下のオプションのいずれかを回避方法として使用できます。

オプション 1：

ECC を無効にします。安全でないアプリケーションにのみ適用されます。

オプション 2：

メモリへの部分的な書き込みを禁止します（行全体の書き込みのみを実行）

L2 の場合、L2 スペースがキャッシュ可能な場合、コアは行全体の書き込みのみを実行し、この問題は該当しません。

オプション 3：

アプリケーションは、読み取りまたは部分的な書き込みトランザクションで 1 ビットエラーが発生した場合に、アプリケーションがトランザクションを直ちに制御できないと RAM データが破損する可能性があるため、すべての SEC エラーを DED（単一ビット エラーの場合も修正はせず、検出のみ）として処理できます。