JAJZ045A December 2024 – October 2025 AWR2544
ハードウェアアクセラレータの ACCEL_MEM1 + ACCEL_MEM2 メモリにまたがる EDMA 転送は、SoC からのエラー通知なしにデータ破損を引き起こす可能性があります。
AWR2544
TPTC IP 仕様によると、転送要求 (TR) はシングル ペリフェラル エンドポイントにアクセスするものとされています。HWA の ACCEL_MEM0 / ACCEL_MEM1 メモリバンクはシングルフェラルポイント経由でアクセスでき、HWA のACCEL_MEM2 / ACCEL_MEM3 メモリバンクは別のペリフェラルポイント (ACCEL_MEM0 / ACCEL_MEM1 とは異なる) として利用できます。したがって、シングル TR を使用して HWA の ACCEL_MEM1 と ACCEL_MEM2 メモリにまたがるバッファ (つまり、2 つの異なるペリフェラルポイントにまたがるシングルバッファ) にアクセスする場合、仕様に準拠していません。このエラッタは、この仕様要件を明確に示しています。
アクセスを 2 つの TR に分割し、1 つの TR が ACCEL_MEM1 と ACCEL_MEM2 にまたがらないようにします。2 つの TR はチェーン接続できます。