JAJZ045A December   2024  – October 2025 AWR2544

 

  1.   1
  2. 1はじめに
  3. 2デバイスの命名規則
  4. 3デバイスのマーキング
  5. 4シリコン バリアント / リビジョン マップのアドバイザリ
  6. 5機能仕様に対する既知の設計例外
    1.     MSS 第 25 章
    2.     MSS 第 27 章
    3.     MSS 第 28 章
    4.     MSS 第 29 章
    5.     MSS 第 30 章
    6.     MSS 第 33 章
    7.     MSS 第 40 章
    8. 5.1  MSS 第 49 章
    9. 5.2  MSS 第 52 章
    10. 5.3  MSS 第 53 章
    11. 5.4  MSS 第 54 章
    12. 5.5  MSS 第 55 章
    13. 5.6  MSS 第 56 章
    14. 5.7  MSS 第 57 章
    15. 5.8  MSS 第 58 章
    16. 5.9  MSS 第 59 章
    17. 5.10 MSS 第 60 章
    18. 5.11 MSS 第 61 章
    19. 5.12 MSS 第 62 章
    20. 5.13 MSS 第 63 章
    21. 5.14 MSS 第 64 章
    22. 5.15 MSS 第 65 章
    23.     MSS 第 68 章
    24.     MSS 第 71 章
    25. 5.16 ANA 第 12A 章
    26.     ANA 第 37A 章
    27.     ANA 第 39 章
    28.     ANA 第 43 章
    29.     ANA 第 44 章
    30.     ANA 第 45 章
    31.     ANA 第 47 章
    32.     ANA 第 59 章
  7.   商標
  8. 6改訂履歴

シリコン バリアント / リビジョン マップのアドバイザリ

表 4-1 シリコン バリアント / リビジョン マップ
アドバイザリ番号アドバイザリ タイトルAWR2544
メイン サブシステム

MSS 第 25 章

システム リセットが発生すると、デバッガはメモリ ブラウザ ウィンドウに予期しないデータを表示することがありますX

MSS 第 27 章

低速 SPICLK 周波数およびクロック位相= 1 の場合、ペリフェラル モードの 3 ピンまたは 4 ピン通信の MibSPI がデータを正しく送信しないX

MSS 第 28 章

IO ループバックが有効化されている場合、ペリフェラル モードでデータ長エラーが繰り返し生成されるX

MSS 第 29 章

ペリフェラル モード MibSPI からのスプリアス RX DMA REQX

MSS 第 30 章

読み取り後、MibSPI RX RAM RXEMPTY ビットがクリアされないX

MSS 第 33 章

MibSPI RAM ECC は DIAG モードで正しく読み取られません。X

MSS 第 40 章

ハードウェアアクセラレータの ACCEL_MEM1 + ACCEL_MEM2 メモリにまたがる EDMA 転送は、SoC からのエラー通知なしにデータ破損を引き起こす可能性があります。X

MSS 第 49 章

Aurora 64B/66B プロトコルにおけるオーバーフロー メッセージ送信時に、厳密整列ユーザーフロー コントロール ストリッピングのみをサポートする受信機との潜在的な相互運用性に関する問題X

MSS 第 52 章

DSS L2 パリティの問題:DSP が 構成済みメモリ サイズを超えるアクセスを送信した場合X

MSS 第 53 章

HWA 2.0 の最後のパラメータ セットでコンテキスト スイッチが発生したときの不正な動作

X

MSS 第 54 章

Aurora TX UDP サイズ <= 4 は無効ですX

MSS 第 55 章

チャープからチャープへの階段モードでの PMIC CLKOUT ディザリングはサポートされていません。X

MSS 第 56 章

CR4 STC ブートモニター障害

X

MSS 第 57 章

フラッシュ / マーカーで観測されたデータの損失、または MDO インターフェイスでパケットの完了。X

MSS 第 58 章

ePWM:チョッパ動作モード中のグリッチX

MSS 第 59 章

CRC:CAN モジュールでは CRC 8 ビット データ幅と CRC8-SAE-J1850 および CRC8-H2F がサポートされないX

MSS 第 60 章

PCR の 6 つの内部レジスタの読み出しおよび書き込みアドレスの不一致

X

MSS 第 61 章

構成されている MPU 領域の最後の 24 バイトへのアクセスが行われ、キャッシュが有効になっている時のデータの打ち切りX

MSS 第 62 章

FFT3X パラメータセットの双方向使用での、HWA の停止

X

MSS 第 63 章

ブロックコヒーレンス操作中に L2 キャッシュが破損する可能性がある問題

X

MSS 第 64 章

シングル MFENCE の問題

X

MSS 第 65 章

ブロックおよびグローバルコヒーレンス操作中の L2 キャッシュ破損の問題

X

MSS 第 68 章

HWA の Real2X FFT モードでは、0 番目の BCNT の FFT データが破損する可能性があります。

X

MSS 第 71 章

シングル ビット ECC (エラー訂正) メカニズムにより、メモリの誤った更新が発生する可能性

X

アナログ / ミリ波
ANA 第 12A 章レシーバに存在する第 2 高調波 (HD2)X
ANA 第 37A 章LO 周波数全体での RX ゲインの大幅きく低下X
ANA 第 39 章HPF カットオフ周波数を 2800kHz に設定すると、RX IFA ゲインとフィルター コーナー周波数が不正確になる可能性があります。X
ANA 第 43 章シンセサイザ周波数ライブモニターに表示されるエラーX
ANA 第 44 章3.3V IO モードでは、3.3V レールから 1.8V レールに逆電力が供給されます。X
ANA 第 45 章デジタル動作によるスプリアスが発生しました。X
ANA 第 47 章アイドル チャネル シナリオで RX 全体で観測された RX スプリアスX
ANA 第 59 章OSC_CLK_OUT_ETH 動作にりスプリアスが発生ましすX