JESD204란?
JESD204B와 JESD204C의 차이점 알아보기
JESD204 시스템을 위해 TI를 선택해야 하는 이유
개발 시간을 단축하는 TI 무료 펌웨어
TI 고속 데이터 변환기에 연결된 FPGA용 JESD204 고속 설계 IP
JESD204 고속 설계 IP는 FPGA 엔지니어가 JESD204 시스템으로 작동하는 경로를 가속화할 수 있도록 설계 IP는 다운스트림 디지털 처리 및 기타 애플리케이션 로직이 JESD204 프로토콜 대부분의 성능 및 타이밍에 중요한 제약 조건으로부터 격리되는 방식으로 설계되었습니다. IP는 설계자가 펌웨어 개발 시간을 단축하고 FPGA 통합을 쉽게 수행할 수 있도록 지원합니다.
JESD204 고속 설계 IP는 TI 고속 데이터 컨버터와 함께 사용할 수 있도록 로열티 없이 제공됩니다. TI는 특정 FPGA 플랫폼과 TI 데이터 (...)
JESD204를 위한 설계 및 개발 리소스
고속 데이터 컨버터 프로 소프트웨어
이 고속 데이터 컨버터 프로 GUI는 대부분의 TI 고속 데이터 컨버터 [ADC(아날로그-디지털 컨버터) 및 DAC(디지털-아날로그 컨버터)] 및 AFE(아날로그 프론트 엔드) 플랫폼을 평가할 수 있도록 설계된 PC(Windows® XP/7/10 호환) 프로그램입니다. 전체 TSW14xxx 시리즈의 데이터 캡처 및 패턴 생성 카드를 지원하도록 설계된 DATACONVERTERPRO-SW는 시간 및 주파수 영역 모두에서 데이터 컨버터를 분석할 수 있는 강력하고 빠른 솔루션과 단일 톤, 멀티톤 및 변조 신호 지원을 제공합니다. 또한 이 (...)
12비트 디지타이저용 확장 가능한 20.8GSPS 레퍼런스 설계
DSO, 레이더 및 5G 무선 테스터용 멀티 채널 JESD204B 15GHz 클로킹 레퍼런스 디자인
레이더 애플리케이션을 위한 멀티 채널 RF 트랜시버 레퍼런스 설계
8채널 AFE(아날로그 프론트 엔드)인 이 레퍼런스 설계는 16채널 이상으로 확장할 수 있는 AFE7444 4채널 RF 트랜시버 2개와 LMK04828 - LMX2594 기반 클로킹 서브시스템을 사용합니다. 각 AFE 채널은 2.6GHz에서 75dB을 초과하는 동적 범위로 10ps 미만의 스큐로 동기화된 14비트 9GSPS DAC와 3GSPS ADC로 구성됩니다.
Technical Resources
Benchmarking the Signal Processing Capabilities of the Low-Energy Accelerator (Rev. B)
Ready to make the jump to JESD204B? White Paper (Rev. B)
System Design Considerations when Upgrading from JESD204B to JESD204C (Rev. A)
JESD204를 위한 지원 및 교육
TI E2E™ 설계 지원 포럼 방문
TI의 E2E™ 설계 지원 포럼은 설계 프로세스의 모든 단계에 걸쳐 도움을 받을 수 있는 엔지니어의 소스입니다. 설계 과제를 신속하게 해결하는 데 도움이 되는 TI의 엔지니어들과 연락하거나 JESD204 관련 게시글을 찾아보세요.
JESD204B 비디오 시리즈
고속 데이터 컨버터 제품과 관련하여 JESD204B 시리얼라이저/디시리얼라이저 표준과 관련된 기본 개념을 설명하는 JESD204B 비디오 시리즈를 시청하세요.