GUI für Evaluierungsmodul (EVM)
ADC12QJ1600
4-Kanal-ADC mit 12 Bit und 1,6 GSPS mit JESD204C-Schnittstelle und integriertem Taktgeber
Datenblatt
ADC12QJ1600
- ADC Core:
- Resolution: 12 Bit
- Maximum sampling rate: 1.6GSPS
- Non-interleaved architecture
- Internal dither reduces high-order harmonics
- Performance specifications (–1dBFS):
- SNR (100MHz): 57.4dBFS
- ENOB (100MHz): 9.1 Bits
- SFDR (100MHz): 64dBc
- Noise floor (–20dBFS): –147dBFS
- Full-scale input voltage: 80mVPP-DIFF
- Full-power input bandwidth: 6GHz
- JESD204C Serial data interface:
- Support for 2 to 8 (Quad, Dual channel) or 1 to 4 (Single channel) total SerDes lanes
- Maximum baud-rate: 17.16Gbps
- 64B/66B and 8B/10B encoding modes
- Subclass-1 support for deterministic latency
- Compatible with JESD204B receivers
- Optional internal sampling clock generation
- Internal PLL and VCO (7.2 to 8.2GHz)
- SYSREF Windowing eases synchronization
- Four clock outputs simplify system clocking
- Reference clocks for FPGA or adjacent ADC
- Reference clock for SerDes transceivers
- Timestamp input and output for pulsed systems
- Power consumption (1GSPS):
- Quad Channel: 477mW/channel
- Dual channel: 700mW/channel
- Single channel: 1000mW
- Power supplies: 1.1V, 1.9V
ADC12xJ1600 is a family of quad, dual and single channel, 12-bit, 1.6GSPS analog-to-digital converters (ADC). Low power consumption, high sampling rate and 12-bit resolution makes the ADC12xJ1600 suited for a variety of multi-channel communications and test systems.
Full-power input bandwidth (−3dB) of 6GHz enables direct RF sampling of L-band and S-band.
A number of clocking features are included to relax system hardware requirements, such as an internal phase-locked loop (PLL) with integrated voltage-controlled oscillator (VCO) to generate the sampling clock. Four clock outputs are provided to clock the logic and SerDes of the FPGA or ASIC. A timestamp input and output is provided for pulsed systems.
JESD204C serialized interface decreases system size by reducing the amount of printed circuit board (PCB) routing. Interface modes support from 2 to 8 lanes (dual and quad channel devices) or 1 to 4 lanes (for the single channel device), with SerDes baud-rates up to 17.16Gbps, to allow the optimal configuration for each application.
Ähnliche Produkte, die für Sie interessant sein könnten
Drop-In-Ersatz mit gegenüber dem verglichenen Baustein verbesserter Funktionalität
Selbe Funktionalität wie der verglichene Baustein bei abweichender Anschlussbelegung
Technische Dokumentation
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 4 | Typ | Titel | Datum | ||
|---|---|---|---|---|
| * | Data sheet | ADC12xJ1600 Quad, Dual, or Single Channel 1.6GSPS, 12-Bit, Analog-to-Digital Converter (ADC) with JESD204C Interface datasheet (Rev. A) | PDF | HTML | 06 Nov 2024 |
| Application note | Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends | PDF | HTML | 28 Mär 2025 | |
| Application note | Evaluating High-Speed, RF ADC Converter Front-end Architectures | PDF | HTML | 26 Mär 2025 | |
| Application brief | Time of Flight and LIDAR - Optical Front End Design (Rev. A) | PDF | HTML | 29 Apr 2022 |
Design und Entwicklung
Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.
Evaluierungsplatine
ADC12QJ1600EVM — ADC12QJ1600-Evaluierungsmodul für den Quad-Channel, 12-Bit, 1,6 GSPS ADC mit JESD204C-Schnittstelle
Das ADC12QJ1600-EVM wurde entwickelt, um die ADC12QJ1600-Q1-Familie von Hochgeschwindigkeits-Analog-Digital-Wandlern (ADCs) auszuwerten. Das EVM ist mit dem ADC12QJ1600-Q1 bestückt, einem 12-Bit, Quad-Channel 1,6 GSPS ADC mit JESD204B-Schnittstelle, und ermöglicht die Auswertung aller Abtastraten (...)
Benutzerhandbuch: PDF
Evaluierungsplatine
TSW12QJ1600EVM — ADC12QJ1600-Q1-Evaluierungsmodul mit 8-Kanal (zwei synchronisierte 4-Kanal) 12-Bit 1,6GSPS JESD204C-
Das EVM TSW12QJ1600 wurde entwickelt, um die ADC12QJ1600-Q1-Familie von Hochgeschwindigkeits-Analog-Digital-Wandlern (ADCs) mit verschiedenen Front-End-Optionen auszuwerten. Das EVM ist mit dualen ADC12QJ1600-Q1 bestückt, einem 12-Bit, Quad-Channel 1,6 GSPS ADC mit JESD204B-Schnittstelle, und (...)
Benutzerhandbuch: PDF
Simulationsmodell
ADC09xJ800, ADC09xJ1300, ADC12xJ800 and ADC12xJ1600 IBIS-AMI Model (Rev. A)
SBAM512A.ZIP (22293 KB) - IBIS-AMI Model
Simulationstool
PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool
PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese Design- und Simulationssuite mit vollem Funktionsumfang verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
| Gehäuse | Pins | CAD-Symbole, Footprints und 3D-Modelle |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
Bestellen & Qualität
Beinhaltete Information:
- RoHS
- REACH
- Bausteinkennzeichnung
- Blei-Finish/Ball-Material
- MSL-Rating / Spitzenrückfluss
- MTBF-/FIT-Schätzungen
- Materialinhalt
- Qualifikationszusammenfassung
- Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
- Werksstandort
- Montagestandort
Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.
Support und Schulungen
TI E2E™-Foren mit technischem Support von TI-Ingenieuren
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.