Inicio Relojes y sincronización Búferes de reloj
Inicio
Relojes y sincronización
Búferes de reloj

CDCBT1001

ACTIVO

Búfer de reloj y traductor de niveles de 1.2 V a 3.3 V

Haga su pedido ahora
Hoja de datos

CDCBT1001

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Number of outputs 1 Core supply voltage (V) 1.2, 1.8, 2.5, 3.3 Output supply voltage (V) 1.2, 1.8, 2.5, 3.3 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS
Number of outputs 1 Core supply voltage (V) 1.2, 1.8, 2.5, 3.3 Output supply voltage (V) 1.2, 1.8, 2.5, 3.3 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS Input type LVCMOS
X2SON (DPW) 5 0.64 mm² (0.8 mm × 0.8 mm)
  • Low additive jitter and phase noise:
    • 0.8ps maximum 12kHz to 5MHz additive RMS jitter (fout = 24MHz)
    • –120dBc/Hz maximum phase noise at 1kHz offset (fout = 24MHz)
    • –148dBc/Hz maximum phase noise floor (fout = 24MHz, foffset ≥ 1MHz)
  • 5ns 20% to 80% rise/fall time
  • 10ns propagation delay
  • Low current consumption
  • –40°C to 85°C operating temperature range
  • Flexible output from operational frequency
  • Low additive jitter and phase noise:
    • 0.8ps maximum 12kHz to 5MHz additive RMS jitter (fout = 24MHz)
    • –120dBc/Hz maximum phase noise at 1kHz offset (fout = 24MHz)
    • –148dBc/Hz maximum phase noise floor (fout = 24MHz, foffset ≥ 1MHz)
  • 5ns 20% to 80% rise/fall time
  • 10ns propagation delay
  • Low current consumption
  • –40°C to 85°C operating temperature range
  • Flexible output from operational frequency

The CDCBT1001 is a 1.2V to 3.3V clock buffer and level translator. The VDD_IN pin supply voltage defines the input LVCMOS clock level. The VDD_OUT pin supply voltage defines the output LVCMOS clock level. VDD_IN = 1.2V, 1.8V, 2.5V, or 3.3V ± 10%. VDD_OUT = 1.2V, 1.8V, 2.5V, or 3.3V ± 10%.

The 12kHz to 5MHz additive RMS jitter at 24MHz is less than 0.8ps.

The CDCBT1001 is a 1.2V to 3.3V clock buffer and level translator. The VDD_IN pin supply voltage defines the input LVCMOS clock level. The VDD_OUT pin supply voltage defines the output LVCMOS clock level. VDD_IN = 1.2V, 1.8V, 2.5V, or 3.3V ± 10%. VDD_OUT = 1.2V, 1.8V, 2.5V, or 3.3V ± 10%.

The 12kHz to 5MHz additive RMS jitter at 24MHz is less than 0.8ps.
filter Buscar otro/a Búferes de reloj
Descargar Ver vídeo con transcripción Video

Documentación técnica

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 2
Documentación principal Tipo Título Opciones de formato Descargar la versión más reciente en inglés Fecha
* Hoja de datos CDCBT1001 1.2V to 3.3 V Clock Buffer and Level Translator datasheet (Rev. A) PDF | HTML 24/10/2025
Certificado CDCBT1001EVM EU RoHS Declaration of Conformity (DoC) 25/03/2022

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Modelo de simulación

CDCBT1001 IBIS model

SCEM796.ZIP (13 KB) - Modelo IBIS
Productos y hardware compatibles
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
X2SON (DPW) 5 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos