Inicio Relojes y sincronización Búferes de reloj
Inicio
Relojes y sincronización
Búferes de reloj
NUEVO

CDCLVP111-SEP

ACTIVO

Radiation-tolerant, 1:10 LVPECL high-speed clock buffer with selectable input clock driver

Haga su pedido ahora
Hoja de datos

CDCLVP111-SEP

ACTIVO
Haga su pedido ahora

Detalles del producto

Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
Number of outputs 10 Additive RMS jitter (typ) (fs) 40 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 50 Operating temperature range (°C) -55 to 125 Rating Space Output type LVPECL Input type CML, LVDS, LVPECL, SSTL
HLQFP (VFP) 32 81 mm² (9 mm × 9 mm)
  • Vendor item drawing (VID#): V62/12624-02YE
  • Radiation tolerance:
    • Total ionizing dose (TID): 50krad
    • Single-event latch-up (SEL): 43MeV × cm2/mg
  • Junction temperature range: –55°C to 125°C
  • Distributes One Differential Clock Input Pair (LVDS, CML, SSTL, LVPECL, LVECL) to 10 Differential LVPECL or LVECL outputs
  • Supports a Wide Supply Voltage Range From 2.375V to 3.8V
  • Selectable Clock Input Through CLK_SEL
  • Low-Output Skew (Typical 15ps) for Clock-Distribution Applications
    • Additive Jitter Less Than 1ps
    • Propagation Delay Less Than 355ps
    • Open Input Default State
    • LVDS, CML, SSTL Input Compatible
  • VBB Reference Voltage Output for Single-Ended Clocking
  • Frequency Range From DC to 3.5GHz
  • Space-enhanced plastic (space EP):
    • SUPPORTS DEFENSE, AND AEROSPACE APPLICATIONS
    • Controlled baseline
    • One assembly and test Site
    • One fabrication site
    • Extended product life cycle
    • Product traceability
    • Outgassing test performed per ASTM E595
  • Vendor item drawing (VID#): V62/12624-02YE
  • Radiation tolerance:
    • Total ionizing dose (TID): 50krad
    • Single-event latch-up (SEL): 43MeV × cm2/mg
  • Junction temperature range: –55°C to 125°C
  • Distributes One Differential Clock Input Pair (LVDS, CML, SSTL, LVPECL, LVECL) to 10 Differential LVPECL or LVECL outputs
  • Supports a Wide Supply Voltage Range From 2.375V to 3.8V
  • Selectable Clock Input Through CLK_SEL
  • Low-Output Skew (Typical 15ps) for Clock-Distribution Applications
    • Additive Jitter Less Than 1ps
    • Propagation Delay Less Than 355ps
    • Open Input Default State
    • LVDS, CML, SSTL Input Compatible
  • VBB Reference Voltage Output for Single-Ended Clocking
  • Frequency Range From DC to 3.5GHz
  • Space-enhanced plastic (space EP):
    • SUPPORTS DEFENSE, AND AEROSPACE APPLICATIONS
    • Controlled baseline
    • One assembly and test Site
    • One fabrication site
    • Extended product life cycle
    • Product traceability
    • Outgassing test performed per ASTM E595

The CDCLVP111-SEP clock driver distributes one differential clock pair of LVPECL input, (CLK0, CLK1) to ten pairs of differential LVPECL clock (Q0, Q9) outputs with minimum skew for clock distribution. The CDCLVP111-SEP can accept two clock sources into an input multiplexer. The CDCLVP111-SEP is specifically designed for driving 50Ω transmission lines. When an output pin is not used, leaving the pin open is recommended to reduce power consumption. If only one of the output pins from a differential pair is used, the other output pin must be identically terminated to 50Ω.

The VBB reference voltage output is used if single-ended input operation is required. In this case, the VBB pin must be connected to CLK0 and bypassed to GND using a 10nF capacitor.

For high-speed performance, the differential mode is strongly recommended.

The CDCLVP111-SEP is characterized for operation from –55°C to 125°C.

The CDCLVP111-SEP clock driver distributes one differential clock pair of LVPECL input, (CLK0, CLK1) to ten pairs of differential LVPECL clock (Q0, Q9) outputs with minimum skew for clock distribution. The CDCLVP111-SEP can accept two clock sources into an input multiplexer. The CDCLVP111-SEP is specifically designed for driving 50Ω transmission lines. When an output pin is not used, leaving the pin open is recommended to reduce power consumption. If only one of the output pins from a differential pair is used, the other output pin must be identically terminated to 50Ω.

The VBB reference voltage output is used if single-ended input operation is required. In this case, the VBB pin must be connected to CLK0 and bypassed to GND using a 10nF capacitor.

For high-speed performance, the differential mode is strongly recommended.

The CDCLVP111-SEP is characterized for operation from –55°C to 125°C.
filter Buscar otro/a Búferes de reloj
Descargar Ver vídeo con transcripción Video

Documentación técnica

No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 6
Documentación principal Tipo Título Opciones de formato Descargar la versión más reciente en inglés Fecha
* Hoja de datos CDCLVP111-SEP Low-Voltage 1:10 LVPECL With Selectable Input Clock Driver datasheet PDF | HTML 18/09/2025
* Informe de radiación y confiabilidad CDCLVP111-SEP Single-Event Effects (SEE) Radiation Report PDF | HTML 24/09/2025
* Informe de radiación y confiabilidad CDCLVP111-SEP Production Flow and Reliability Report PDF | HTML 22/08/2025
* Informe de radiación y confiabilidad ADC3683-SEP Total Ionizing Dose (TID) Radiation Report 7/02/2025
Guía de selección TI Space Products (Rev. L) 27/03/2026
Certificado CDCLVP111SEPEVM EU Declaration of Conformity (DoC) 22/08/2025

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

CDCLVP111SEPEVM — Módulo de evaluación CDCLVP111-SEP

El módulo de evaluación (EVM) CDCLVP111-SEP proporciona una plataforma para evaluar el búfer del reloj bajo diversas tensiones y las configuraciones de polarización.
Guía del usuario: PDF | HTML
Productos y hardware compatibles
En inventario
Límite:
??asset.out-of-stock-ti_es_MX??
No disponible
Herramienta de diseño

PLLATINUMSIM-SW — Filtro de bucle PLL, ruido de fase, tiempo de bloqueo y herramienta de simulación de impulsos

PLLATINUMSIM-SW es una herramienta de simulación que permite a los usuarios crear diseños detallados y simulaciones de nuestros circuitos integrados PLLatinum™, que incluyen la serie LMX de bucles de bloqueo de fase (PLL) y sintetizadores.

Productos y hardware compatibles
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
HLQFP (VFP) 32 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos