Detalles del producto

Number of outputs 12 Additive RMS jitter (typ) (fs) 50 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 3 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS, LVDS, LVPECL Input type LVDS
Number of outputs 12 Additive RMS jitter (typ) (fs) 50 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 3 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVCMOS, LVDS, LVPECL Input type LVDS
WQFN (RHS) 48 49 mm² 7 x 7
  • Pin control mode or MICROWIRE (SPI)
  • Input and output frequency range: 1 kHz to 3.1 GHz
  • Separate input for clock output banks A and B
  • 14 differential clock outputs in two banks (A and B)
    • Output Bank A
      • 8 differential, programmable outputs (up to 8 as LVCMOS)
      • Divider values of 1 to 8, even and odd.
    • Output Bank B
      • 6 differential outputs (or up to 12 as LVCMOS)
      • Divides values of 1 to 1045 or 1 to 8, even and odd
      • Analog and digital delays
  • 50% duty cycle on all outputs for all divides
  • Separate synchronization of bank A and B.
  • RMS additive jitter 50 fs at 800 MHz
    • 50-fs RMS additive jitter (12 kHz to 20 MHz)
  • Industrial temperature range: –40°C to 85°C
  • 3.15-V to 3.45-V Operation
  • Pin control mode or MICROWIRE (SPI)
  • Input and output frequency range: 1 kHz to 3.1 GHz
  • Separate input for clock output banks A and B
  • 14 differential clock outputs in two banks (A and B)
    • Output Bank A
      • 8 differential, programmable outputs (up to 8 as LVCMOS)
      • Divider values of 1 to 8, even and odd.
    • Output Bank B
      • 6 differential outputs (or up to 12 as LVCMOS)
      • Divides values of 1 to 1045 or 1 to 8, even and odd
      • Analog and digital delays
  • 50% duty cycle on all outputs for all divides
  • Separate synchronization of bank A and B.
  • RMS additive jitter 50 fs at 800 MHz
    • 50-fs RMS additive jitter (12 kHz to 20 MHz)
  • Industrial temperature range: –40°C to 85°C
  • 3.15-V to 3.45-V Operation

The LMK01801 is a very low noise solution for clocking systems that require distribution and frequency division of precision clocks.

The LMK01801 features extremely low residual noise, frequency division, digital and analog delay adjustments, and fourteen (14) programmable differential outputs: LVPECL, LVDS and LVCMOS (2 outputs per differential output).

The LMK01801 features two independent inputs that can be driven differentially (LVDS, LVPECL) or in single-ended mode (LVCMOS, RF Sinewave). The first input drives output Bank A consisting of eight (8) outputs. The second input drives output Bank B consisting of six (6) outputs.

The LMK01801 is a very low noise solution for clocking systems that require distribution and frequency division of precision clocks.

The LMK01801 features extremely low residual noise, frequency division, digital and analog delay adjustments, and fourteen (14) programmable differential outputs: LVPECL, LVDS and LVCMOS (2 outputs per differential output).

The LMK01801 features two independent inputs that can be driven differentially (LVDS, LVPECL) or in single-ended mode (LVCMOS, RF Sinewave). The first input drives output Bank A consisting of eight (8) outputs. The second input drives output Bank B consisting of six (6) outputs.

Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 2
Documentación principal Tipo Título Opciones de formato Fecha
* Data sheet LMK01801 Dual Clock Divider Buffer datasheet (Rev. D) PDF | HTML 30 sep 2021
Application note Sine to Square Wave Conversion Using Clock Buffers PDF | HTML 03 sep 2024

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

LMK01801BEVAL — Módulo de evaluación LMK01801 de búfer de divisor de reloj doble

The LMK01801 Evaluation Kit simplifies evaluation of the LMK01801 3.1 GHz Dual Clock Divider Buffer. The package consists of an Evaluation Board, Evaluation Board Instructions, and a cable for programming the device through a PC parallel port. CodeLoader 4 is the software used to program the (...)
Guía del usuario: PDF
Herramienta de programación de software

CODELOADER CodeLoader Device Register Programming v4.19.0

The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.

Which software do I use?

Product

(...)

Productos y hardware compatibles

Productos y hardware compatibles

Soporte de software

CLOCKDESIGNTOOL Clock Design Tool Software

The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)

Productos y hardware compatibles

Productos y hardware compatibles

Soporte de software

TICSPRO-SW TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

Productos y hardware compatibles

Productos y hardware compatibles

Opciones de descarga
Modelo de simulación

LMK01801 IBIS Model (Rev. A)

SNAM094A.ZIP (63 KB) - IBIS Model
Herramienta de diseño

CLOCK-TREE-ARCHITECT — Software de programación de diseño de árbol de reloj

La herramienta de síntesis de tipo árbol de reloj “arquitecto de tipo árbol de reloj” agiliza el proceso de diseño al generar soluciones de árbol de reloj en función de los requisitos del sistema. La herramienta extrae datos de una amplia base de datos de productos de relojes para generar una (...)
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
WQFN (RHS) 48 Ultra Librarian

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL)/reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos