The LMK05028 is a high-performance network synchronizer clock device that provides jitter cleaning, clock generation, advanced clock monitoring, and good hitless switching performance to meet the stringent timing requirements of communications infrastructure and industrial applications. The low jitter and high PSNR of the device reduce bit error rates (BER) in high-speed serial links.
The device has two PLL channels and generates up to eight output clocks with 150-fs RMS jitter. Each PLL domain can select from any four reference inputs to synchronize the outputs.
| Documentación principal | Tipo | Título | Opciones de formato | Descargar la versión más reciente en inglés | Fecha |
|---|---|---|---|---|---|
| * | Hoja de datos | LMK05028 Low-Jitter Dual-Channel Network Synchronizer Clock With EEPROM datasheet (Rev. B) | PDF | HTML | 14/02/2025 | |
| Third party document | Intel® Stratix® 10 SX SoC Development Kit User Guide | 12/04/2019 | |||
| Artículo técnico | How to achieve network synchronization clocks with TI digital PLLs | PDF | HTML | 21/06/2018 | ||
| Nota sobre la aplicación | TI Network Synchronizer Clock Value Adds in Communications and Industrial Applic | 12/04/2018 | |||
| Guía del usuario | LMK05028 Registers | 10/04/2018 | |||
| Nota sobre la aplicación | ITU-T G.8262 Compliance Test Results for the LMK05028 Digital PLL Network | 10/04/2018 |
Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.
El LMK05028EVM es un módulo de evaluación para el generador y sincronizador de reloj de red LMK05028. El módulo de evaluación (EVM) se puede utilizar para la evaluación de dispositivos, pruebas de conformidad y creación de prototipos de sistemas.
El LMK05028 integra dos bucles de bloqueo de fase (...)
El software profesional de relojes y sintetizadores de Texas Instruments (TICS) p se utiliza para programar los módulos de evaluación (EVM) para números de producto con estos prefijos: CDC, LMK y LMX. Estos productos incluyen bucles de bloqueo de fase y osciladores controlados por tensión (...)
La herramienta de síntesis de tipo árbol de reloj “arquitecto de tipo árbol de reloj” agiliza el proceso de diseño al generar soluciones de árbol de reloj en función de los requisitos del sistema. La herramienta extrae datos de una amplia base de datos de productos de relojes para generar una (...)
PLLATINUMSIM-SW es una herramienta de simulación que permite a los usuarios crear diseños detallados y simulaciones de nuestros circuitos integrados PLLatinum™, que incluyen la serie LMX de bucles de bloqueo de fase (PLL) y sintetizadores.
| Encapsulado | Pines | Símbolos CAD, huellas y modelos 3D |
|---|---|---|
| VQFN (RGC) | 64 | Ultra Librarian |
Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI.