Inicio Relojes y sincronización Búferes de reloj
Inicio
Relojes y sincronización
Búferes de reloj
NUEVO

LMK1C1103A

ACTIVO

Búfer asíncrono de 1.8 V, 2.5 V o 3.3 V LVCMOS con salida de 3 canales

Haga su pedido ahora
Hoja de datos

LMK1C1103A

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Number of outputs 3 Additive RMS jitter (typ) (fs) 19.2 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 25 Operating temperature range (°C) -40 to 125 Rating Catalog Output type LVCMOS Input type LVCMOS
Number of outputs 3 Additive RMS jitter (typ) (fs) 19.2 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 25 Operating temperature range (°C) -40 to 125 Rating Catalog Output type LVCMOS Input type LVCMOS
TSSOP (PW) 8 19.2 mm² 3 x 6.4
  • High-performance 1:2, 1:3, 1:4, 1:6 and 1:8 LVCMOS clock buffer
  • Very low output skew:
    • LMK1C1102A, LMK1C1103A and LMK1C1104A < 50ps
    • LMK1C1106 and LMK1C1108 < 55ps
  • Extremely low additive jitter:
    • LMK1C1102A, LMK1C1103A and LMK1C1104A
      • 7.5fs typical at VDD = 3.3V
      • 10fs typical at VDD = 2.5V
      • 19.2fs typical at VDD = 1.8V
    • LMK1C1106A and LMK1C1108A
      • 12fs typical at VDD = 3.3V
      • 15fs typical at VDD = 2.5V
      • 28fs typical at VDD = 1.8V
  • Very low propagation delay < 3ns
  • Asynchronous output enable
  • Supply voltage: 3.3V, 2.5V, or 1.8V
    • Fail-safe inputs: 3.3V tolerant input at all supply voltages
  • fmax = 250MHz for 3.3V fmax = 200MHz for 2.5V or 1.8V
  • Operating temperature range: –40°C to 125°C
  • High-performance 1:2, 1:3, 1:4, 1:6 and 1:8 LVCMOS clock buffer
  • Very low output skew:
    • LMK1C1102A, LMK1C1103A and LMK1C1104A < 50ps
    • LMK1C1106 and LMK1C1108 < 55ps
  • Extremely low additive jitter:
    • LMK1C1102A, LMK1C1103A and LMK1C1104A
      • 7.5fs typical at VDD = 3.3V
      • 10fs typical at VDD = 2.5V
      • 19.2fs typical at VDD = 1.8V
    • LMK1C1106A and LMK1C1108A
      • 12fs typical at VDD = 3.3V
      • 15fs typical at VDD = 2.5V
      • 28fs typical at VDD = 1.8V
  • Very low propagation delay < 3ns
  • Asynchronous output enable
  • Supply voltage: 3.3V, 2.5V, or 1.8V
    • Fail-safe inputs: 3.3V tolerant input at all supply voltages
  • fmax = 250MHz for 3.3V fmax = 200MHz for 2.5V or 1.8V
  • Operating temperature range: –40°C to 125°C

The LMK1C110xA is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments. The entire family is designed with a modular approach in mind. Five different fan-out variations, 1:2, 1:3, 1:4, 1:6 and 1:8 are available.

All of the devices within this family are pin-compatible to each other and backwards compatible to the CDCLVC110x family for easy handling.

The LMK1C110xA supports a asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low. Asynchronous enable and disable is helpful for 1PPS applications and DC inputs operations. These devices have a fail-safe input that prevents oscillation at the outputs in the absence of an input signal and allows for input signals before VDD is supplied.

The LMK1C110xA is a modular, high-performance, low-skew, general-purpose clock buffer family from Texas Instruments. The entire family is designed with a modular approach in mind. Five different fan-out variations, 1:2, 1:3, 1:4, 1:6 and 1:8 are available.

All of the devices within this family are pin-compatible to each other and backwards compatible to the CDCLVC110x family for easy handling.

The LMK1C110xA supports a asynchronous output enable control (1G) which switches the outputs into a low state when 1G is low. Asynchronous enable and disable is helpful for 1PPS applications and DC inputs operations. These devices have a fail-safe input that prevents oscillation at the outputs in the absence of an input signal and allows for input signals before VDD is supplied.
filter Buscar otro/a Búferes de reloj
Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 1
Documentación principal Tipo Título Opciones de formato Fecha
* Data sheet LMK1C110xA 1.8V, 2.5V, and 3.3V Low Noise Asynchronous LVCMOS Clock Buffer Family datasheet PDF | HTML 27 may 2025

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

LMK1C1104EVM — Módulo de evaluación LMK1C1104 de búfer de salida de ventilador LVCMOS 1:4 de baja fluctuación

LMK1C1104 es un búfer de reloj LVCMOS de alto rendimiento y baja fluctuación aditiva con una entrada LVCMOS, cuatro salidas LVCMOS y un pin de activación de salida global. Este módulo de evaluación (EVM) está diseñado para demostrar el rendimiento eléctrico del LMK1C1104, sin embargo, este EVM (...)
Guía del usuario: PDF | HTML
No disponible en TI.com
Placa de evaluación

LMK1C1108EVM — Módulo de evaluación LMK1C1108 de búfer de salida de ventilador LVCMOS 1:8 de baja fluctuación

LMK1C1108 es un búfer de reloj LVCMOS de alto rendimiento y baja fluctuación aditiva con una entrada LVCMOS, ocho salidas LVCMOS y un pin de activación de salida global. Este módulo de evaluación (EVM) está diseñado para mostrar el rendimiento eléctrico de LMK1C1108. Este EVM también se puede (...)
Guía del usuario: PDF | HTML
No disponible en TI.com
Herramienta de diseño

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

Productos y hardware compatibles

Productos y hardware compatibles
Opciones de descarga
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)
Solicitar
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
TSSOP (PW) 8 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL)/reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos