Detalles del producto

Number of outputs 20 Additive RMS jitter (typ) (fs) 19.2 Core supply voltage (V) 1.8, 3.3 Output supply voltage (V) 1.8, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
Number of outputs 20 Additive RMS jitter (typ) (fs) 19.2 Core supply voltage (V) 1.8, 3.3 Output supply voltage (V) 1.8, 3.3 Output skew (ps) 50 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LP-HCSL Input type LP-HCSL
TLGA (NPP) 80 36 mm² 6 x 6
  • LP-HCSL clock buffer and clock MUX that support:
    • PCIe Gen 1 to Gen 7
    • CC (Common Clock) and IR (Independent Reference) PCIe architectures
    • Input clock with or without SSC
  • Intel DB2000QL and DB1206 compliant:
    • All devices meet DB2000QL specifications
    • LMKDB1120 is pin-compatible to DB2000QL
    • LMKDB1112 is pin-compatible to DB1206
  • Extremely low additive jitter:
    • 31fs maximum 12kHz to 20MHz RMS additive jitter at 156.25MHz
    • 13fs maximum additive jitter for PCIe Gen 4
    • 5fs maximum additive jitter for PCIe Gen 5
    • 3fs maximum additive jitter for PCIe Gen 6
    • 2.1fs maximum additive jitter for PCIe Gen 7
  • Fail-safe input
  • Fail-safe outputs (LMKDB1120FS, LMKDB1108FS and LMKDB1104FS only)
  • Flexible power-up sequence
  • Automatic output disable
  • Individual output enable
  • SBI (Side Band Interface) for high-speed output enable or disable
  • LOS (Loss of Signal) input detection
  • 85Ω or 100Ω output impedance
  • 1.8V / 3.3V ± 10% power supply
  • –40°C to 105°C ambient temperature
  • LP-HCSL clock buffer and clock MUX that support:
    • PCIe Gen 1 to Gen 7
    • CC (Common Clock) and IR (Independent Reference) PCIe architectures
    • Input clock with or without SSC
  • Intel DB2000QL and DB1206 compliant:
    • All devices meet DB2000QL specifications
    • LMKDB1120 is pin-compatible to DB2000QL
    • LMKDB1112 is pin-compatible to DB1206
  • Extremely low additive jitter:
    • 31fs maximum 12kHz to 20MHz RMS additive jitter at 156.25MHz
    • 13fs maximum additive jitter for PCIe Gen 4
    • 5fs maximum additive jitter for PCIe Gen 5
    • 3fs maximum additive jitter for PCIe Gen 6
    • 2.1fs maximum additive jitter for PCIe Gen 7
  • Fail-safe input
  • Fail-safe outputs (LMKDB1120FS, LMKDB1108FS and LMKDB1104FS only)
  • Flexible power-up sequence
  • Automatic output disable
  • Individual output enable
  • SBI (Side Band Interface) for high-speed output enable or disable
  • LOS (Loss of Signal) input detection
  • 85Ω or 100Ω output impedance
  • 1.8V / 3.3V ± 10% power supply
  • –40°C to 105°C ambient temperature

The LMKDB devices are a family of extremely-low-jitter LP-HCSL buffers that support PCIe Gen 1 to Gen 7 and are DB2000QL compliant. The devices provide flexible power-up sequence, fail-safe inputs, fail-safe outputs, individual output active and inactive pins, loss of input signal (LOS) detection and automatic output disable features, as well as excellent power supply noise rejection performance.

Both 1.8V and 3.3V supply voltages are supported. For LMKDB1120, 1.8V power supply saves 250mW power compared to 3.3V.

The LMKDB devices are a family of extremely-low-jitter LP-HCSL buffers that support PCIe Gen 1 to Gen 7 and are DB2000QL compliant. The devices provide flexible power-up sequence, fail-safe inputs, fail-safe outputs, individual output active and inactive pins, loss of input signal (LOS) detection and automatic output disable features, as well as excellent power supply noise rejection performance.

Both 1.8V and 3.3V supply voltages are supported. For LMKDB1120, 1.8V power supply saves 250mW power compared to 3.3V.

Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 8
Documentación principal Tipo Título Opciones de formato Fecha
* Data sheet LMKDB11xx PCIe Gen 1 to Gen 7 Ultra Low Jitter LP-HCSL Clock Buffer Family datasheet (Rev. F) PDF | HTML 13 nov 2025
Application brief Mitigating FLEXIO Use Case Risks as Clock Pins Using LMKDB11xxFS Fail-safe Output Clock Buffers PDF | HTML 26 sep 2025
Application note LMKDB1xxx PCI Express Compliance Report (Rev. A) PDF | HTML 22 abr 2025
User guide RC19XXX, 9QXL2001X vs. LMKDB1XXX, CDCDB2000 Drop-In Replacement Guide. PDF | HTML 18 jul 2024
Application note Clocking for PCIe Applications PDF | HTML 28 nov 2023
Application note LMK6H and LMKDB1xxx PCI Express Compliance Report PDF | HTML 21 nov 2023
White paper The Importance of Clocks in Data Centers PDF | HTML 21 nov 2023
Certificate LMKDB1120EVM EU Declaration of Conformity (DoC) 04 oct 2023

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

LMKDB1120EVM — Módulo de evaluación LMKDB1120 para búfer de reloj de 20 salidas para PCIe Gen 1 a Gen 6

El módulo de evaluación (EVM) LMKDB1120 está diseñado para proporcionar una configuración rápida para evaluar el búfer LP-HCSL LMKDB1120 que admite PCIe Gen 1 a Gen 6 y es compatible con DB2000QL. La placa de circuito impreso (PCB) contiene varios puentes y una conexión USB para permitir al (...)
Guía del usuario: PDF | HTML
Soporte de software

TICSPRO-SW TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

Productos y hardware compatibles

Productos y hardware compatibles

Opciones de descarga
Modelo de simulación

LMKDB1XXX IBIS Model

SNAM297.ZIP (58 KB) - IBIS Model
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
TLGA (NPP) 80 Ultra Librarian

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL)/reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos