ADC12DJ2700
- ADC コア
- 12 ビットの分解能
- シングル・チャネル・モードで最大 5.4GSPS
- デュアル・チャネル・モードで最大 2.7GSPS
- 性能仕様
- ノイズ・フロア (信号なし、VFS =
1.0VPP-DIFF)
- デュアル・チャネル・モード：–151.6dBFS/Hz
- シングル・チャネル・モード：–153.8dBFS/Hz
- HD2、HD3：最高 3GHz まで -65dBc
- ノイズ・フロア (信号なし、VFS =
1.0VPP-DIFF)
- バッファ付きアナログ入力、VCMI
= 0V
- アナログ入力帯域幅 (-3dB)：8.0GHz
- 使用可能な入力周波数範囲: >10GHz
- フルスケール入力電圧 (VFS、デフォルト)：0.8VPP
- アナログ入力同相 (VICM)：0V
- ノイズなしのアパーチャ遅延 (TAD)
調整
- 高精度のサンプリング制御: 19fsステップ
- 同期およびインターリーブ動作を簡素化
- 遅延は温度および電圧に対して不変
- 使いやすい同期機能
- SYSREFタイミングの自動較正
- サンプル・マーキング用のタイムスタンプ
- JESD204B
シリアル・データ・インターフェイス
- サブクラス0および1をサポート
- 最大レーン速度: 12.8Gbps
- 最大16レーンを使用できるためレーン速度を低減可能
- デュアル・チャネル・モードのデジタル・ダウン・コンバータ
- 実数出力：DDC バイパスまたは 2x 間引き
- 複素数出力：4x、8x、または 16x 間引き
- DDC ごとに 4 つの独立した 32 ビット NCO
- 消費電力：2.7W
- 電源：1.1V、1.9V
ADC12DJ2700デバイスはRFサンプリング、ギガ・サンプルのアナログ/デジタル・コンバータ(ADC)で、DCから10GHz超までの入力周波数を直接サンプリングできます。ADC12DJ2700はデュアル・チャネル・モードで最大2700MSPS、シングル・チャネル・モードで最大5400MSPSをサンプリングできます。チャネル数(デュアル・チャネル・モード)とナイキスト帯域幅(シングル・チャネル・モード)のトレードオフをプログラム可能なため、多くのチャネル数や広い瞬間的な信号帯域幅を必要とするアプリケーションの両方の要求に対応できる、柔軟なハードウェアを開発できます。フルパワー入力帯域幅(-3dB)は8.0GHzで、使用可能な周波数はデュアル・チャネルとシングル・チャネル・モードの両方で-3dBのポイントを超えて拡大されるため、Lバンド、Sバンド、Cバンド、Xバンドを直接RFサンプリングでき、周波数の機動性が高いシステムを実現できます。
ADC12DJ2700は高速のJESD204B出力インターフェイスを使用し、最大16の直列化されたレーンを持ち、決定論的レイテンシとマルチデバイス同期についてサブクラス1に準拠しています。シリアル出力レーンは最高12.8Gbpsをサポートし、ビット・レートとレーン数のトレードオフを設定可能です。 革新的な同期機能として、ノイズなしのアパーチャ遅延(TAD)調整、SYSREFのウィンドウ処理などがあり、位相アレイ・レーダーやMIMO通信のシステム設計を簡素化できます。 デュアル・チャネル・モードのオプションのデジタル・ダウンコンバータ(DDC)により、インターフェイス速度(実数および複素数間引きモード)の低減と、信号のデジタル・ミキシング(複素数間引きモードのみ)が可能です。
お客様が関心を持ちそうな類似品
比較対象デバイスと同等の機能で、ピン互換製品。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | ADC12DJ2700 5.4GSPS シングル・チャネルまたは 2.7GSPS デュアル・チャネル、12 ビット、RF サンプリングのアナログ / デジタル・コンバータ (ADC) データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2020/07/11 |
| アプリケーション・ノート | Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends | PDF | HTML | 2025/03/28 | |||
| アプリケーション・ノート | Evaluating High-Speed, RF ADC Converter Front-end Architectures | PDF | HTML | 2025/03/26 | |||
| アプリケーション・ノート | Intel Stratix 10 GX 16-Lane RX JESD204B-ADC12DJ3200 Interoperability Reference Design | 2018/05/30 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADC12DJ2700EVM — ADC12DJ2700 12 ビット、デュアル 2.7GSPS またはシングル 5.4GSPS、RF サンプリング ADC の評価基板
ANNAP-3P-WWDM60 — Annapolis Microsystems 4-channel ADC, 2-channel DAC FPGA mezzanine card up to 10GSPS
TI204C-IP — Request for JESD204 rapid design IP
JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。
JESD204 rapid design IP は、TI の高速データ (...)
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
この Excel カリキュレータは、システム設計者がダイレクト RF サンプリングレシーバの設計とデバッグを簡素化する方法を提供します。周波数計画、アナログ フィルタリング、デシメーション フィルタのスプリアス位置の 3 つの機能を備えています。
コンセプト フェーズでは、周波数計画ツールを使用して、ADC サンプリング レートと入力周波数の両方の位置を微調整し、ブロッキング イベント時にスプリアス フリー ダイナミック レンジ (SFDR) を最適化できます。一部の設計は、その両方に対応する柔軟性があります。L バンド レシーバやワイヤレス (...)
TIDA-01021 — DSO、レーダ、5G 無線テスタ向けのマルチチャネル JESD204B 15GHz クロック リファレンス デザイン
TIDA-01022 — DSO、レーダー、5G ワイヤレス テスト システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス デザイン
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
| FCCSP (ZEG) | 144 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。