ADC31JB68

アクティブ

16 ビット、500MSPS AD コンバータ(ADC)

この製品には新バージョンがあります

open-in-new 代替品と比較
比較対象デバイスと類似の機能。
ADC3569 アクティブ LVDS インターフェイスと最大 32,768 倍のデシメーション機能搭載、16 ビット、1 チャネル、500MSPS ADC Lower power, higher SNR, LVDS interface

製品詳細

Sample rate (max) (Msps) 500 Resolution (Bits) 16 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 1300 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 1.7 Power consumption (typ) (mW) 915 Architecture Pipeline SNR (dB) 70.6 ENOB (Bits) 11.3 SFDR (dB) 83 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 500 Resolution (Bits) 16 Number of input channels 1 Interface type JESD204B Analog input BW (MHz) 1300 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 1.7 Power consumption (typ) (mW) 915 Architecture Pipeline SNR (dB) 70.6 ENOB (Bits) 11.3 SFDR (dB) 83 Operating temperature range (°C) -40 to 85 Input buffer Yes
WQFN (RTA) 40 36 mm² (6 mm × 6 mm)
  • シングル・チャネル
  • 16 ビット分解能
  • 最大クロック速度:500Msps
  • 小型の 40 ピン QFN パッケージ (6 x 6mm)
  • 入力バッファの入力帯域幅 (3dB):1300MHz
  • アパーチャ・ジッタ:80fs
  • オンチップのクロック分周器:/1、/2、/4
  • オンチップのディザ
  • フォアグラウンドとバックグラウンドの較正による一貫した動的性能
  • 入力振幅と位相調整
  • 入力フルスケール:1.7Vpp
  • 電源電圧:1.2/1.8/3V
  • JESD204B インターフェイス
    • サブクラス 1 に準拠
    • 5Gbps の 2 レーン
  • マルチチップの同期をサポート
  • 主な仕様
    • 消費電力: 500Msps で 915mW
    • -1dBFS、fin = 210MHz 時の性能
      • SNR:69.3dBFS
      • NSD:–153.3 dBFS/Hz
      • SFDR:80dBc
      • 非 HD2、HD3:-91dBFS
    • -1dBFS、fin = 450MHz 時の性能
      • SNR:67dBFS
      • NSD:-151dBFS/Hz
      • SFDR:77dBc HD2、3
      • 非 HD2、HD3:-89dBFS
  • シングル・チャネル
  • 16 ビット分解能
  • 最大クロック速度:500Msps
  • 小型の 40 ピン QFN パッケージ (6 x 6mm)
  • 入力バッファの入力帯域幅 (3dB):1300MHz
  • アパーチャ・ジッタ:80fs
  • オンチップのクロック分周器:/1、/2、/4
  • オンチップのディザ
  • フォアグラウンドとバックグラウンドの較正による一貫した動的性能
  • 入力振幅と位相調整
  • 入力フルスケール:1.7Vpp
  • 電源電圧:1.2/1.8/3V
  • JESD204B インターフェイス
    • サブクラス 1 に準拠
    • 5Gbps の 2 レーン
  • マルチチップの同期をサポート
  • 主な仕様
    • 消費電力: 500Msps で 915mW
    • -1dBFS、fin = 210MHz 時の性能
      • SNR:69.3dBFS
      • NSD:–153.3 dBFS/Hz
      • SFDR:80dBc
      • 非 HD2、HD3:-91dBFS
    • -1dBFS、fin = 450MHz 時の性能
      • SNR:67dBFS
      • NSD:-151dBFS/Hz
      • SFDR:77dBc HD2、3
      • 非 HD2、HD3:-89dBFS

ADC31JB68 は低消費電力、広帯域幅、16 ビット、500MSPS のアナログ / デジタル・コンバータ (ADC) です。バッファ付きのアナログ入力により、広い周波数帯域にわたって入力インピーダンスが均一で、サンプルとホールドのグリッチ・エネルギーが最小化されます。このデバイスは、最大 1.3GHz の入力信号をサンプリングするよう設計されています。


ADC31JB68 は、広い入力周波数範囲にわたって、優れたスプリアス・フリー・ダイナミック・レンジ (SFDR) を維持し、消費電力も非常にわずかです。オンチップのディザ機能により、非常にクリーンなノイズ・フロアが得られます。フォアグラウンドおよびバックグラウンドの較正が組み込まれているため、温度範囲全体にわたって一貫した性能を実現し、部品間の差異も最小化されます。

このデバイスは、2 つのレーンのそれぞれで、データ・レートが最大 5Gbps の JESD204B シリアル・インターフェイスをサポートしているため、高集積システムを実現できます。

ADC31JB68 は 6mm × 6mm の 40 ピン QFN パッケージで供給されます。

ADC31JB68 は低消費電力、広帯域幅、16 ビット、500MSPS のアナログ / デジタル・コンバータ (ADC) です。バッファ付きのアナログ入力により、広い周波数帯域にわたって入力インピーダンスが均一で、サンプルとホールドのグリッチ・エネルギーが最小化されます。このデバイスは、最大 1.3GHz の入力信号をサンプリングするよう設計されています。


ADC31JB68 は、広い入力周波数範囲にわたって、優れたスプリアス・フリー・ダイナミック・レンジ (SFDR) を維持し、消費電力も非常にわずかです。オンチップのディザ機能により、非常にクリーンなノイズ・フロアが得られます。フォアグラウンドおよびバックグラウンドの較正が組み込まれているため、温度範囲全体にわたって一貫した性能を実現し、部品間の差異も最小化されます。

このデバイスは、2 つのレーンのそれぞれで、データ・レートが最大 5Gbps の JESD204B シリアル・インターフェイスをサポートしているため、高集積システムを実現できます。

ADC31JB68 は 6mm × 6mm の 40 ピン QFN パッケージで供給されます。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート ADC31JB68 シングル・チャネル、16 ビット、500MSPS A/D コンバータ データシート (Rev. B 翻訳版) PDF | HTML 英語版 (Rev.B) PDF | HTML 2019/05/16

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

SDSP-3P-FMC-ADC500-5 — FMC-ADC500-5 is a High Pin Count (HPC) FMC module with 5 ADC channels each running at up to 500MS/s

FMC-ADC500-5 は、ピン数の多い (HPC) FMC モジュールで、それぞれが 16 ビットの分解能と最大 500MS/s で動作する 5 つの ADC チャネルを搭載しています。このモジュールは、TI の ADC31JB68 IC を 5 個搭載し、これらの ADC へのクロック供給を行う ADI(アナログ・デバイセズ)の HMC7044 と組み合わせています。外部クロック入力の供給も、このハードウェアで実現できます。HMC7044 への入力として VCXO と TCXO の各内部クロックを使用し、この IC からの 5 つのクロック出力を各 ADC に供給しています。
サポート対象の製品とハードウェア
ファームウェア

TI204C-IP — Request for JESD204 rapid design IP

JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。

JESD204 rapid design IP は、TI の高速データ (...)

サポート対象の製品とハードウェア
評価基板 (EVM) 向けの GUI

DATACONVERTERPRO-SW — 高速データ コンバータ向け Pro GUI インストーラー、v5.31

この高速データ コンバータ Pro GUIは、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ コンバータである A/D コンバータ (ADC) や D/A コンバータ (DAC) と、アナログ フロント エンド (AFE) の各プラットフォームの評価を支援するために設計されました。DATACONVERTERPRO-SW は、データ キャプチャとパターン ジェネレータのカードである TSW14xxx シリーズ全体をサポートする設計を採用しており、時間ドメインと周波数ドメインの両方でデータ (...)

サポート対象の製品とハードウェア
評価基板 (EVM) 向けの GUI

SLAC707 — ADC31JB68EVM Configuration GUI

サポート対象の製品とハードウェア
シミュレーション・モデル

ADC31JB68 IBIS Model

SLAM272.ZIP (25 KB) - IBIS モデル
サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-00988 — 160MHz 帯域幅のワイヤレス信号テスタのリファレンス デザイン

このリファレンス デザインは、標準的なワイヤレス信号テスター向け IF サブシステムを実装しており、アクティブ バランアンプ (LMH5401)、LC バンドパスフィルタ、16 ビット ADC (ADC31JB68)、およびクロック クリーナ兼ジェネレータ PLL (LMK04828) を搭載しています。変調信号を用いた測定により、802.11ac (Wi–Fi)、Bluetooth、Zigbee、および UMTS や LTE などの一般的なセルラ規格を含む幅広い標準信号タイプの試験に十分な MER と高いコンステレーションの明瞭度で信号を受信できることが実証されています。
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
WQFN (RTA) 40 Ultra Librarian

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ